



**Кросс-средства разработки  
программ**

## **Описание языка ассемблера**

Справочное руководство

ЮФКВ.30047-01 96 01



НАУЧНО-ТЕХНИЧЕСКИЙ ЦЕНТР



® и **NeuroMatrix**® зарегистрированные торговые знаки НТЦ "Модуль". Все остальные торговые знаки принадлежат соответствующим владельцам.

ПРЕДИСЛОВИЕ .....	11
О РУКОВОДСТВЕ .....	11
КАК ОРГАНИЗОВАН ДАННЫЙ ДОКУМЕНТ .....	11
СОГЛАШЕНИЯ О НОТАЦИЯХ .....	12
КАК ОФОРМЛЯТЬ ЗАМЕЧАНИЯ И ПРЕДЛОЖЕНИЯ .....	13
По документации .....	13
По работе программ из состава NMSDK .....	13
<b>1 КРАТКИЙ ОБЗОР СТРУКТУРЫ ПРОЦЕССОРА.....</b>	<b>15</b>
1.1 ВВЕДЕНИЕ.....	15
1.2 ВНЕШНИЙ ИНТЕРФЕЙС ПРОЦЕССОРА.....	15
1.3 ОБЩЕЕ ОПИСАНИЕ ВНУТРЕННЕЙ СТРУКТУРЫ ПРОЦЕССОРА.....	17
1.3.1 Описание основных элементов скалярного процессора .....	18
1.3.2 Описание основных элементов векторного процессора.....	21
1.4 ПРЕДСТАВЛЕНИЕ ДАННЫХ В ВЕКТОРНОМ ПРОЦЕССОРЕ. ....	24
1.5 ОСНОВНЫЕ ВЫЧИСЛИТЕЛЬНЫЕ БЛОКИ ВЕКТОРНОГО ПРОЦЕССОРА.....	24
1.5.1 Источники и пути данных. ....	25
1.5.2 Взвешенное суммирование .....	26
1.5.3 Выполнение операций на векторном АЛУ.....	30
1.5.4 Операция маскирования.....	32
1.5.5 Обработка данных функцией активации .....	34
1.5.6 Циклический сдвиг вправо операнда <b>X</b> при взвешенном суммировании .....	36
1.5.7 Порядок выполнения преобразований над данными на ВП.....	37
1.6 ОТЛИЧИЯ СТРУКТУРЫ ПРОЦЕССОРА NM6405 ОТ ПРОЦЕССОРА NM6403 .....	39
<b>2 ОБЗОР ОСНОВНЫХ ЭЛЕМЕНТОВ ЯЗЫКА АССЕМБЛЕРА.....</b>	<b>41</b>
2.1 СЛУЖЕБНЫЕ СЛОВА И ИДЕНТИФИКАТОРЫ.....	41
2.1.1 Идентификаторы .....	44
2.2 СТРУКТУРА АССЕМБЛЕРНОГО ФАЙЛА.....	44
2.3 СЕКЦИИ .....	45
2.3.1 Секции кода .....	46
2.3.2 Секции инициализированных данных .....	47
2.3.3 Секции неинициализированных данных .....	48
2.3.4 Пространство между секциями .....	48
2.4 КОНСТАНТЫ .....	49
2.4.1 Форматы представления констант.....	49
2.4.1.1 Двоичные целые константы .....	49
2.4.1.2 Восьмеричные целые константы .....	50
2.4.1.3 Десятичные целые константы.....	50
2.4.1.4 Шестнадцатеричные целые константы .....	50
2.4.1.5 Константы с плавающей точкой.....	50
2.4.1.6 Строковые константы.....	51
2.4.2 Константные выражения.....	52

2.4.2.1 Числовые константные выражения .....	52
2.4.2.2 Адресные константные выражения .....	53
2.4.3 Определение и использование констант времени компиляции.....	53
2.4.4 Определение и использование переменных времени компиляции.....	54
2.5 МЕТКИ .....	55
2.5.1 Объявление метки .....	55
2.5.2 Определение метки .....	55
2.5.3 Ссылки на метку .....	56
2.5.4 Типы связывания и область действия меток .....	56
2.6 ПЕРЕМЕННЫЕ .....	60
2.6.1 Получение адреса переменной .....	60
2.6.2 Получение значения переменной .....	60
2.6.3 Простые переменные .....	61
2.6.4 Составные переменные.....	61
2.6.4.1 Массивы.....	61
2.6.4.2 Структуры .....	62
2.6.5 Начальные значения.....	63
2.6.6 Область действия данных.....	64
2.6.7 Места для объявлений и начальной инициализации переменных.....	66
2.7 ДИРЕКТИВЫ ЯЗЫКА АССЕМБЛЕРА .....	67
2.7.1 Директива .align .....	69
2.7.2 Директива .branch .....	70
2.7.3 Директива .endif.....	70
2.7.4 Директива .endrepeat .....	71
2.7.5 Директива .if.....	71
2.7.6 Директива .repeat .....	72
2.7.7 Директива .wait .....	72
2.7.8 Директивы .nm6403, .nm6405 и .nm64revision.....	73
2.7.9 Директивы Отладочной Информации .....	73
2.7.9.1 Директива .debug_arange.....	73
2.7.9.2 Директивы .debug_die и .debug_die_child .....	73
2.7.9.3 Директива .debug_die_endchild.....	76
2.7.9.4 Директивы .debug_start_sequence и .debug_end_sequence .....	76
2.7.9.5 Директива .debug_frame_cie .....	76
2.7.9.6 Директива .debug_frame_fde.....	76
2.7.9.7 Директива .debug_line .....	77
2.7.9.8 Директива .debug_pubname.....	77
2.7.9.9 Директива .debug_root_die.....	78
2.7.9.10 Директива .debug_source_directory .....	78
2.7.9.11 Директива .debug_source_file .....	78
2.8 ПСЕВДОФУНКЦИИ .....	79
2.8.1 Функция loword .....	79
2.8.2 Функция hiword .....	80
2.8.3 Функция sizeof.....	80

2.8.4 Функция offset .....	81
2.8.5 Функция float .....	81
2.8.6 Функция double .....	82
2.9 ИСПОЛЬЗОВАНИЕ МАКРОСОВ В ЯЗЫКЕ АССЕМБЛЕРА .....	82
2.9.1 Синтаксис.....	82
2.9.2 Описание.....	82
2.9.3 Использование меток в макросах .....	83
2.9.4 Импорт макросов из макробиблиотек.....	84
3 РЕГИСТРЫ.....	87
3.1 ОСНОВНЫЕ РЕГИСТРЫ .....	87
3.1.1 Адресные регистры .....	88
3.1.2 Регистры общего назначения.....	88
3.1.3 Регистровые пары .....	89
3.2 СПЕЦИАЛЬНЫЕ РЕГИСТРЫ NM6403 .....	89
3.2.1 Регистр gmicr .....	90
3.2.2 Регистры управления коммуникационными портами (ica, icc) (оца, осс).....	97
3.2.3 Регистр intr .....	103
3.2.4 Регистр Imicr .....	108
3.2.5 Регистр pc .....	109
3.2.6 Регистр pswr .....	109
3.2.7 Регистры таймеров t0, t1.....	117
3.3 СПЕЦИАЛЬНЫЕ РЕГИСТРЫ NM6405 .....	118
3.4 ВЕКТОРНЫЕ РЕГИСТРЫ .....	118
3.4.1 Регистры f1cr и f2cr .....	119
3.4.2 Регистр nb1(nb2).....	125
3.4.3 Регистр sb (sb1 и sb2) .....	129
3.4.4 Регистр vr .....	133
3.4.5 Регистр-контейнер afifo .....	135
3.4.6 Логический регистр-контейнер data .....	141
3.4.7 Регистр-контейнер ram .....	143
3.4.8 Регистр-контейнер wfifo .....	145
4 ФОРМАТ АССЕМБЛЕРНЫХ ИНСТРУКЦИЙ.....	153
4.1 Типы скалярных команд .....	155
4.2 Типы векторных команд.....	156
4.3 МАШИННЫЕ КОДЫ КОМАНД ПРОЦЕССОРА .....	157
5 НАБОР ИНСТРУКЦИЙ ЯЗЫКА АССЕМБЛЕРА .....	159
5.1 Скалярные инструкции NM6403.....	159
5.1.1 Пустая команда .....	159
5.1.2 Команды чтения из памяти.....	160
5.1.3 Команды записи в память.....	163
5.1.4 Команды работы со стеком .....	166
5.1.5 Команды копирования регистров.....	166
5.1.6 Команды инициализации регистров константами .....	169

5.1.7 Команды модификации адресных регистров.....	171
5.1.8 Команды модификации регистра pswr .....	172
5.1.9 Команды перехода .....	173
5.1.9.1 Команды безусловного перехода.....	174
5.1.9.2 Команды перехода к подпрограмме .....	175
5.1.9.3 Команды возврата из подпрограммы/прерывания.....	176
5.1.9.4 Набор условий перехода .....	177
5.1.10 Основные скалярные операции процессора .....	178
5.1.11 Арифметические операции .....	179
5.1.12 Логические операции .....	180
5.1.13 Операции Установки Флагов без Изменения Значений Регистров.....	182
5.1.14 Операции сдвига .....	183
5.2 ВЕКТОРНЫЕ ИНСТРУКЦИИ NM6403.....	185
5.2.1 Чтение и запись данных в векторных инструкциях .....	185
5.2.2 Пустая команда и отсутствие адресных операций.....	187
5.2.3 Логические операции над операндами X и Y .....	188
5.2.4 Арифметические операции над операндами X и Y .....	189
5.2.5 Операция маскирования на векторном АЛУ .....	190
5.2.6 Операция взвешенного суммирования .....	191
5.2.7 Операции активации .....	192
5.2.8 Загрузка весов в матричный узел .....	194
5.2.9 Сохранение в памяти значений векторных регистров .....	195
5.3 ДОПОЛНИТЕЛЬНЫЕ ОПЕРАЦИИ NM6405 .....	196
5.3.1 Дополнительные команды чтения из памяти.....	196
5.3.2 Дополнительные команды записи в память.....	196
5.3.3 Дополнительные команды копирования регистров.....	196
5.3.4 Дополнительные команды модификации адресных регистров.....	197
6 ПРИЛОЖЕНИЕ А РАСШИРЕНИЕ АССЕМБЛЕРА: СПЕЦИАЛЬНЫЕ ЛИТЕРАЛЫ ДЛЯ РАЗБИЕНИЯ СЛОВ НА ЭЛЕМЕНТЫ (ПОЛЯ).....	198

## Список иллюстраций

---

Рис. 1-1 Схема каналов доступа к данным со стороны процессора NM6403.....	15
Рис. 1-2 Блочная структура процессора NeuroMatrix NM6403.....	17
Рис. 1-3 Блочная структура скалярного процессора NM6403.....	20
Рис. 1-4 Схема векторного процессора NM6403 .....	21
Рис. 1-5 Формат слова упакованных векторных данных.....	24
Рис. 1-6 Схематичное представление операции взвешенного суммирования. ....	26
Рис. 1-7 Схема выполнения операции взвешенного суммирования на ВП.....	28
Рис. 1-8 Прохождение данных через Операционный Узел при выполнении операции взвешенного суммирования. ....	29
Рис. 1-9 Выполнение вычислений на векторном АЛУ. ....	31
Рис. 1-10 Сложение двух 64-х разрядных слов на векторном АЛУ. ....	31
Рис. 1-11 Входные и выходные потоки данных в Устройстве Маскирования.....	32
Рис. 1-12 Выполнение операции маскирования. ....	33
Рис. 1-13. Типы встроенных функций активации процессора NM6403 .....	34
Рис. 1-14. Побитовая перестановка на Рабочей Матрице.....	37
Рис. 1-15. Порядок выполнения преобразований на Векторном Процессоре .....	38
Рис. 2-1 Структура ассемблерного файла. ....	45
Рис. 3-1 Типы встроенных функций активации процессора NM6403. ....	120
Рис. 3-2 Разбиение 64-х битного слова на элементы при помощи f1cr (f2cr).....	121
Рис. 3-3 Теневая и рабочая матрицы векторного процессора.....	126
Рис. 3-4 Разбиение матрицы на столбцы регистром nb1(nb2). ....	127
Рис. 3-5 Регистр sb и составляющие его регистры sb1 и sb2. ....	130
Рис. 3-6 Разбиение рабочей матрицы на строки регистром sb(sb2). ....	131
Рис. 3-7 Взаимодействие afifo с другими устройствами процессора NM6403. ....	135
Рис. 3-8 Содержимое afifo на различных стадиях выполнения векторных инструкций....	139
Рис. 3-9 Загрузка весов из внешней памяти.....	145
Рис. 3-10 Загрузка коэффициентов в рабочую матрицу. ....	149
Рис. 4-1 Структура машинной инструкции процессора. ....	157





## Список Таблиц

---

Табл. 2-1 Основные служебные слова языка ассемблера.....	41
Табл. 2-2 Служебные слова языка ассемблера для целей отладки.....	42
Табл. 2-3 Регистры процессора NM6403.....	42
Табл. 2-4 Регистры процессора NM6405.....	43
Табл. 2-5 Регистры, отсутствующие на NM6405 .....	44
Табл. 2-6 Сводка операций численных константных выражений.....	52
Табл. 2-7 Сводная таблица директив языка ассемблера (Часть 1). ....	67
Табл. 2-8 Сводная таблица директив языка ассемблера (Часть 2). ....	68
Табл. 2-9 Формы атрибутов DIE. ....	74
Табл. 2-10 Связь значений атрибутов DIE с их формой.....	74
Табл. 2-11 Сводная таблица псевдофункций языка ассемблера.....	79
Табл. 3-1 Основные регистры процессора NM6403.....	87
Табл. 3-2 Сводная таблица специальных регистров процессора NM6403. ....	89
Табл. 3-3 Формат регистра управления интерфейсом с глобальной шиной GMICR. ....	90
Табл. 3-4 Разбиение адресного пространства глобальной шины на банки 0 и 1, задаваемое полем BOUND регистра gmicr. ....	91
Табл. 3-5 Размеры страниц памяти, задаваемые полями PAGE(0,1).....	92
Табл. 3-6 Длительности фаз цикла обращения к памяти.....	93
Табл. 3-7 Форматы полей TIME0 и TIME1 регистра gmicr(lmicr) для SRAM. ....	94
Табл. 3-8 Форматы полей TIME0 и TIME1 регистра gmicr(lmicr) для DRAM.....	95
Табл. 3-9 Длительность активного уровня сигнала RAS.....	96
Табл. 3-10 Регистр запросов на прерывание и прямой доступ к памяти INTR.....	103
Табл. 3-11 Разбиение адресного пространства локальной шины на банки 0 и 1, задаваемое полем BOUND регистра lmicr. ....	108
Табл. 3-12 Регистр слова состояния процессора pswr (32 бита). ....	109
Табл. 3-13 Управление внешним выводом TIMER.....	111
Табл. 3-14 Режимы работы таймера T0. ....	114
Табл. 3-15 Сводная таблица векторных регистров процессора NM6403.....	118
Табл. 3-16 Пороги для 8-битных данных. ....	121
Табл. 3-17 Часто используемые при логической активации константы разбиения для регистра flcr(f2cr).....	125

Табл. 3-18 Часто используемые константы разбиения для регистра nb1. ....	129
Табл. 3-19 Пример констант разбиения для регистра sb. ....	133
Табл. 4-1 Положение различных типов команд в скалярной инструкции. ....	155
Табл. 4-2 Полный список машинных команд процессора NM6403. ....	157
Табл. 5-1 Регистры и регистровые пары, доступные по чтению/записи. ....	167
Табл. 5-2 Регистры, доступные только по записи. ....	167
Табл. 5-3 Регистры и регистровые пары NM6405 доступные по чтению/записи. ....	196

## Предисловие

---

В предисловии описывается назначение и состав документа, приводится краткий обзор разделов, определяется стиль и символные нотации, используемые в документе.

### Примечание

*В данном руководстве содержится информация об устройстве одного из программно совместимых процессоров серии 1879BM, а именно Л1879BM1 (NM6403), достаточная для того, чтобы разрабатывать программы на языке ассемблера.*

### О руководстве

Данное руководство содержит необходимые сведения по языку ассемблера. Ассемблер является одной из программ кросс-средств разработки программ для программно совместимых процессоров серии 1879BM (NM640х), а именно, Л1879BM1 (NM6403), 1879BM2 (NM6404) и 1879BM4 (NM6405). (Далее в тексте сокращенно именуется КРОСС-СРЕДСТВА, или указывается с помощью аббревиатуры – NM SDK)

Данное руководство содержит следующую информацию:

- описание структуры и функционирования основных узлов процессора с точки зрения программиста;
- описание регистров процессора;
- описание механизмов использования внутренних блоков памяти векторного процессора (ВП);
- описание всех конструкций языка ассемблера с примерами их использования;
- структурированный список всех скалярных и векторных команд;
- короткое описание различий в языке ассемблера процессоров NM6403 и NM6405.

### Как организован данный документ

Данный документ структурно подразделяется на разделы, подразделы, пункты и подпункты.

Документ разбит на шесть разделов:

#### **Раздел 1      Обзор Структуры Процессора**

Содержит справочную информацию о структуре процессора с точки зрения программиста. Даёт общее представление о функционировании основных вычислительных узлов.

**Раздел 2      Обзор Основных Элементов Языка Ассемблера**

Содержит полную информацию о структуре и правилах построения программ на языке ассемблера, включает примеры использования различных синтаксических конструкций.

**Раздел 3      Описание Регистров Процессора**

Содержит подробную информацию о составе и различных типах регистров, описание полей регистров управления, правила использования и назначение векторных регистров, примеры использования регистров в различных ассемблерных инструкциях.

**Раздел 4      Формат Ассемблерных Инструкций**

Содержит информацию о формате скалярных и векторных инструкций ассемблера, описание состава и структуры машинных команд.

**Раздел 5      Набор Инструкций Языка Ассемблера**

Содержит полный набор существующих инструкций процессора, их синтаксис, положение тех или иных операций или команд процессора в ассемблерной инструкции, примеры ассемблерной инструкции с использованием той или иной операции или команды.

**Соглашения о нотациях**

В данном справочном руководстве используются следующие типографические нотации:

*Courier*      Так помечается текст, который может быть набран пользователем с клавиатуры: исходные тексты на языке ассемблера.

*Courier*      Отмечает текст, который должен быть заменен пользовательской информацией, например,

	реальным значением константы.
<b>Текст</b> или <u>Текст</u>	Так помечается текст, на который необходимо обратить особое внимание.
//Текст	Так помечаются комментарии к программам.

**Примечание**

*Данное примечание представляет собой пример того, как оформлены все важные замечания и комментарии, возникающие по ходу описания.*

**Как оформлять замечания и предложения****По документации**

Если при работе с документацией, описывающей процессор и его кросс-средства разработки программ, у Вас возникли сложности, например: Вы считаете, что материал изложен недостаточно подробно для понимания, пожалуйста, присылайте свои замечания в следующем виде:

- обозначение и наименование документа;
- номера страниц, на которые приводится ссылка;
- краткое описание замечания.

**По работе программ из состава NMSDK**

Если при работе с какой либо из программ NMSDK у Вас возникли сложности, пожалуйста, присылайте свои замечания в следующем виде:

- номер версии программы из состава кросс-средств разработки программ, при работе с которой у Вас возникли сложности;
- небольшой фрагмент исходного кода, на котором проявляется ошибка;
- краткое описание ее проявления и возможные предположения о причинах ее возникновения, если таковые имеются.

**Замечания присылайте по адресу: [nm-support@module.ru](mailto:nm-support@module.ru)**



# 1 Краткий Обзор Структуры Процессора

## 1.1 Введение


Прежде чем приступить к описанию языка ассемблера, необходимо ввести некоторые понятия, связанные со структурой процессора NM6403, на которые в дальнейшем можно будет ссылаться при описании тех или иных конструкций языка. Структура процессора NM6405 не описывается, приводятся только отличия от процессора NM6403.

## 1.2 Внешний интерфейс процессора

Структура процессора, описанная в данном разделе, отражает взгляд программиста, поэтому некоторые понятия, которые редко используются при программировании, опущены. Более детальный обзор процессора приведен в документе: **ЮФКВ .43 282.00 Д1. Архитектура. NeuroMatrix®NM6403. Руководство пользователя.**

Каналы, по которым процессор NM6403 может обмениваться информацией с внешними устройствами, изображены на рисунке 1-1, где сечениями обозначены разрядности шин данных.

Рис. 1-1 Схема каналов доступа к данным со стороны процессора NM6403.



По каналу управления передаются сигналы: тактовый сигнал, выход таймера, внешнее прерывание, подтверждение внешнего прерывания, режим начальной загрузки и другие.

Глобальная и локальная шина используются для доступа к внешней памяти. Память, которая доступна через глобальную шину, называется **глобальной памятью**. Память, доступная через локальную шину, называется **локальной**. Адрес внешней памяти – 32-х разрядное значение. Если старший бит адреса равен 0, то адресуется локальная память, иначе – глобальная.

Помимо работы с внешней памятью процессор может принимать и передавать данные через коммуникационные порты. Коммуникационные порты связывают данный процессор с другими такими же, или с процессорами TMS320C4x, которые имеют аналогичный интерфейс обмена данными. Более подробное описание работы с коммуникационными портами дано в пункте 3.2.2 Регистры управления коммуникационными портами (ica, icc) (оса, осс) .


Внутри процессора NM6403 программно доступны регистры (32-х и 64-х разрядные) и специальные буферы памяти.



### 1.3 Общее описание внутренней структуры процессора

Общее представление о внутренней структуре процессора NM6403 даёт следующий рисунок:

Рис. 1-2 Блочная структура процессора NeuroMatrix NM6403.



Векторный процессор является основной особенностью процессора NM6403, он работает совместно со скалярным процессором и двумя DMA-сопроцессорами. Данный 64-х разрядный процессор предназначен для выполнения параллельных операций и способен выполнять одновременно до 2048 операций за один такт. Его архитектура позволяет менять отношение производительность/точность, изменяя разбиение данных (векторов) на элементы с одного бита до 64-х.

Векторный процессор выполняет множественные действия над данными за одну инструкцию, так называемая SIMD (single instruction, multiple data) параллельная обработка.

Процессор NM6403 имеет две 64-х разрядных шины данных для работы с локальной и глобальной внешней памятью. За одно обращение к внешней памяти по чётному адресу процессор NM6403 позволяет записать или прочитать одно 64-х разрядное значение по каждой из шин.

Минимальной адресуемой единицей внешней памяти для процессора NM6403 является 32-х разрядное слово. Селекцией младшей/старшей половины передаваемого по шине 64-х разрядного значения управляет значение младшего разряда адреса (0/1 – соответственно).

Процессор имеет набор команд, состоящий как из 32-х, так и из 64-х разрядных команд. Если в команде содержится 32-х разрядная константа, то команда трактуется, как 64-х разрядная, в остальных случаях она является 32-х разрядной.

При выборке команд из внешней памяти в процессор поступает 64-х разрядное значение (возможно, две 32-х разрядных команды). При поступлении двух 32-х разрядных команд, первой дешифрируется команда, расположенная в младших четырех байтах 64-х разрядного значения (по чётному адресу).

Приведем примеры 32-х и 64-х разрядных команд процессора:

```
ar0 = 80808080h;    // 64-х разрядная команда
                        // (содержит константу).
gr0 = [ar0];        // 32-х разрядная команда.
```

Более подробную информацию о системе команд процессора NM6403 можно найти в разделе 5.

### 1.3.1 Описание основных элементов скалярного процессора

Скалярный процессор представляет собой RISC ядро, отвечающее за подготовку данных для векторного процессора. Он также может использоваться и как самостоятельный вычислительный блок.

СП имеет 8 адресных регистров и 8 регистров общего назначения. Помимо этого, существует набор специализированных регистров, подробная информация о которых содержится в подразделе 3.2. Специальные регистры.


СП позволяет осуществлять следующие операции:

- различные виды адресации с модификацией адресных регистров;
- чтение/запись в память как 32-х разрядных слов, так и пар слов, образующих 64-х разрядное число.
- все виды арифметических и логических операций над регистрами общего назначения с модификацией и без модификации флагов состояния;
- различные типы сдвигов, в том числе на произвольное количество битов;
- условные и безусловные переходы, в том числе отложенные переходы (см. пункт 5.1.9);

- вызовы функций с записью в стек адреса возврата, в том числе и отложенные вызовы функций;
- пошаговое умножение;
- управление таймерами;
- настройка регистров управления доступом к внешней памяти на тип, используемый в конкретном устройстве;
- управление векторным процессором путем задания его конфигурации.

Полный набор скалярных команд процессора приведен в подразделе 5.1. Скалярные инструкции NM6403.


Рис. 1-3 Блочная структура скалярного процессора NM6403



## 1.3.2 Описание основных элементов векторного процессора

Архитектура векторного процессора представлена на рисунке 1-4.

Рис. 1-4 Схема векторного процессора NM6403



Входная Шина Векторных Данных, изображенная на Рис. 1-5, соответствует на Рис. 1-2 Входной шине #1 и Входной Шине #2, Выходная Шина Векторных Данных отражена как Выходная Шина.

Центральным узлом Векторного Процессора является операционное устройство (ОУ). Оно состоит из Рабочего/Теневого Матричного блока и Векторного АЛУ.

Операционное Устройство (ОУ) используется для выполнения операций умножения с накоплением, арифметических и логических операций, произвольной перестановки битов в векторах упакованных данных. Дополнительные вычислительные узлы Векторного Процессора позволяют выполнять операции маскирования, осуществлять преобразования над векторами и матрицами кусочно-линейными пороговой функцией и функцией насыщения.

В состав ВП входят следующие компоненты:

- **Рабочая матрица** - операционный узел, в котором осуществляются операции умножения с накоплением. С рабочей матрицей связана пара регистров, которые определяют ее разбиение на столбцы и строки. Описание функционирования рабочей матрицы приведено в пункте 1.5.2.;
- **Теневая матрица** - устройство, используемое для ускорения закладки весовых коэффициентов в рабочую матрицу. В то время как рабочая матрица участвует в операции умножении с накоплением, в теневую матрицу может параллельно подкачиваться новая порция весовых коэффициентов. После того, как теневая матрица загружена, она в течение одного процессорного такта может быть перегружена в рабочую. С теневой матрицей связана своя пара регистров, определяющая ее разбиение на столбцы и строки. Это разбиение может быть отличным от того, которое использовалось в рабочей матрице на предыдущем этапе;
- **Векторное АЛУ** - устройство, позволяющее совершать стандартный набор арифметических и логических операций над парами 64-х разрядных слов, каждое из которых разделено на малоразрядные элементы. При арифметических операциях в случае переполнения внутри диапазона, отведенного под один малоразрядный элемент, блокируется перенос битов в соседний элемент. Более подробное описание работы векторного АЛУ приведено в пункте 1.5.3. Выполнение операций на векторном АЛУ:
- **Буфер весовых коэффициентов (wfifo)** - очередь глубиной в 32 64-х разрядных слова, организованная по принципу FIFO. В нее подгружаются весовые коэффициенты, и в ней они хранятся, прежде чем происходит их загрузка в теневую матрицу. Загрузка данных и их выгрузка из wfifo может осуществляться по частям, то есть, например, в wfifo можно загрузить сначала 8 слов, а затем еще 24, но так, чтобы не произошло переполнения. Более подробную информацию о правилах использования wfifo содержит пункт 3.4.8. Регистр-контейнер wfifo;

- **Буфер внутренней памяти (ram)**- очередь глубиной в 32 64-х разрядных слова, организованная по принципу FIFO. Используется, как один из аргументов в операциях умножения с накоплением, а также в операциях на векторном АЛУ. В ram может быть загружено от 1 до 32 слов. Буфер может использоваться многократно, однако в операциях должны участвовать все данные, хранящиеся в ram. Не допускается использование только части хранящихся там данных. Более подробную информацию о правилах использования ram содержит пункт 3.4.7.Регистр-контейнер ram.
- **Псевдобуфер шины данных (data)** используется для обозначения данных, находящихся на шине данных непосредственно в процессе их загрузки из памяти в ВП. Позволяет обрабатывать данные на проходе. Псевдобуфер имеет глубину в 32 64-х разрядных слов и организован по принципу FIFO. Используется, как один из аргументов в операциях умножения с накоплением, а также в операциях на векторном АЛУ. Более подробную информацию о правилах использования data содержит пункт 3.4.6. Логический регистр-контейнер data;
- **Буфер накопления результатов (afifo)** - очередь глубиной в 32 64-х разрядных слова, организованная по принципу FIFO. Результат любой операции на ВП сохраняется в afifo. Может также использоваться, как один из аргументов в операциях умножения с накоплением и в операциях на векторном АЛУ. Для того, чтобы получить доступ к результатам вычислений на векторном процессоре, хранящимся в afifo, необходимо выгрузить их в память. Более подробную информацию о правилах использования afifo содержит пункт 3.4.5. Регистр-контейнер afifo;
- **Векторный регистр (vr)** - 64-х разрядный регистр, используемый в качестве определенного операнда в операции умножения с накоплением. Можно представить его как буфер, состоящий из заданного количество одинаковых слов. Может быть загружен из СП. Доступен только на запись. Более подробное описание использования vr дано в пункте 3.4.4. Регистр vr;
- Устройства, обеспечивающие выполнение **функции активации** над входными векторами. В ВП содержится два устройства, работающих независимо. Они позволяют активировать входные данные перед выполнением операции умножения с накоплением или перед подачей их на векторное АЛУ. Более подробное описание работы функций активации дано в пункте 3.4.1. Регистры f1cr и f2cr;

- Устройства, обеспечивающие выполнение **операции маскирования** над входными векторами. Более подробное описание выполнения операции маскирования дано в пункте 1.5.4. Операция маскирования;
- Устройство, **обеспечивающее циклический сдвиг вправо на один бит** слова данных, подаваемого на вход **X** рабочей матрицы в операции взвешенного суммирования. Более подробное описание работы устройства циклического сдвига дано в пункте 1.5.6. Циклический сдвиг вправо операнда **X** при взвешенном суммировании.

### 1.4 Представление данных в векторном процессоре.


Под векторами понимаются одномерные массивы однородных данных, расположенные в памяти в виде непрерывного блока. Матрица - это массив векторов.

Разрядность всех узлов ВП составляет 64 бита. ВП осуществляет обработку целочисленных данных, которые упакованы в 64-х разрядные слова с помощью простой конкатенации (см. Рис. 1-5). В общем случае слово упакованных данных представляет собой вектор

$$\mathbf{D} = \{D_k \dots D_1\},$$

содержащий  $k$  элементов, суммарная разрядность которых составляет 64 бита. Причем в одном слове  $\mathbf{D}$  могут быть упакованы данные, имеющие разную разрядность. Количество элементов  $k$ , упакованных в одно слово, зависит от их разрядностей и может принимать целочисленное значение в диапазоне от 1 до 64.

Рис. 1-5 Формат слова упакованных векторных данных.



### 1.5 Основные вычислительные блоки векторного процессора

Далее приводится описание работы основных блоков ВП, определяющих возможности процессора NM6403 в выполнении следующих операций:

- умножение с накоплением, называемое также взвешенным суммированием;
- арифметические и логические операции на векторном АЛУ;
- маскирование данных;



- функции активации;
- сдвиг операнда **X** при выполнении взвешенного суммирования.

Помимо этого, приведен порядок выполнения преобразований над данными, если эти преобразования заданы в одной векторной команде.

### 1.5.1 Источники и пути данных.

Данные в процессор могут поступать из локальной внешней памяти посредством использования локальной шины данных и из глобальной внешней памяти через глобальную шину данных. В состав Векторного Процессора входят три внутренних FIFO буфера `ram`, `afifo`, и `wfifo`, которые также принимают участие в обработке данных. Для управления поступлением данных непосредственно из внешней памяти, используется псевдобуфер `data`(см. пункт 3.4.6).

FIFO буфер весовых коэффициентов (`wfifo`) предназначен для хранения весовых коэффициентов для Рабочей Матрицы, пока другие буферы (`ram`, `data`, `afifo`) используются в качестве исходных буферов для обработки данных. Когда процессор начинает вычисления, `ram` и `afifo` пусты. Прежде чем использовать `ram`, необходимо загрузить в него данные. После этого данные могут использоваться многократно, до тех пор, пока не будут заменены новым блоком данных.

Результаты любых вычислений на Векторном Процессоре сохраняются в `afifo`. Они могут быть выгружены во внешнюю память или/и могут принимать участие в последующих шагах вычислений. Буфер накопления результатов представляет собой двухсторонний порт FIFO, он позволяет, например, выгружать данные во внешнюю память и возвращать новые данные из Векторного АЛУ одновременно.

Передача данных в Операционный Узел может осуществляться через два входа **X** и/или **Y**. Каждый из буферов (`data`, `ram`, `afifo`) может быть связан с одним или обоими каналами данных.

Например, вектор 64-х разрядных слов, хранящийся в `ram`, может быть передан на обработку в операционный узел через вход **X** и/или **Y**.


В качестве входа **Y** может также быть использован векторный регистр `vr`.(см. пункт 3.4.4.).

Кроме этого в качестве входов могут выступать так называемые "нулевые" устройства, что означает, что данные на вход не поступают.

## 1.5.2 Взвешенное суммирование

Операция умножения с накоплением выполняется рабочей матрицей, входящей в состав операционного узла ВП. Схематично она представлена на Рис. 1-6.

Рис. 1-6 Схематичное представление операции взвешенного суммирования.



Математически операция взвешенного суммирования, выполняемая на операционном узле ВП, записывается следующим образом:

$$Z_i = Y_i + \sum_{j=1}^N X_j W_{ij}, (i = 1, \dots, M; j = 1, \dots, N),$$

- где
- $Z_i$  - элемент выходного вектора
  - $X_j$  - элемент данных, поступающих на вход  $\mathbf{X}$  операционного узла ВП.
  - $Y_i$  - частичная сумма, накопленная на предыдущем шаге взвешенного суммирования.
  - $W_{ij}$  - весовой коэффициент, расположенный в соответствующей ячейке рабочей матрицы процессора.
  - $M$  - количество столбцов рабочей матрицы
  - $N$  - количество строк рабочей матрицы.


Рабочая Матрица имеет вход, связанный с каналом **X** (см. Рис. 1-7). Он используется для загрузки 64-разрядных слов входных данных из внешней памяти (data) или из внутренних буферов FIFO (ram или/и afifo) в Рабочую Матрицу для выполнения операции взвешенного суммирования ( $\Sigma$ ). Результат вычислений передается в Векторное АЛУ для выполнения окончательного сложения с результатами предыдущих вычислений, поступивших по каналу **Y** ( $Y + \Sigma$ ).

Входы **X** и **Y** имеют различное предназначение при вычислениях. Данные, поступающие на вход **X**, умножаются на ячейки Рабочей Матрицы, и суммируются в пределах столбца. Данные с входа **Y** в Векторном АЛУ добавляются к результату умножения со сложением, выполненного над данными входа **X**.

Перед началом вычислений в Рабочей Матрице, должна быть определена конфигурация Теневой/Рабочей матрицы, а также требуется предварительно загрузить весовые коэффициенты. Более подробно см. 3.4.8 Регистр-контейнер wfifo.

Разбиение матрицы на строки определяется регистром sb2. Этот же регистр определяет разбиение 64-х разрядных слов входных данных, поступающих на вход **X**. В sb2 предварительно записывается слово, определяющее границы разбиения. Более подробное описание использования регистра sb2 приведено в пункте 3.4.1. Регистры f1cr и f2cr.


Рис. 1-7 Схема выполнения операции взвешенного суммирования на ВП.



Разбиение рабочей матрицы на столбцы задается регистром nb2. Он же определяет разбиение 64-х разрядных данных на входе **Y**, и разрядности результатов вычислений, содержащихся в буфере afifo. Более подробное описание использования регистра nb2 приведено в пункте 3.4.2 Регистр nb1(nb2).

Рисунок Рис. 1-7 Схема выполнения операции взвешенного суммирования на ВП. показывает, какие действия может выполнить ВП при помощи одной процессорной инструкции. Допустим, в буфер данных ram было предварительно загружено из памяти 32 длинных слова. Другой источник данных находится во внешней памяти. При операции взвешенного суммирования из памяти по очереди подчитываются слова входных данных, каждое из которых направляется на вход **X** Рабочей Матрицы. Параллельно из буфера ram подчитывается очередное слово и направляется на вход **Y** Векторного АЛУ.

Рис. 1-8 Прохождение данных через Операционный Узел при выполнении операции взвешенного суммирования.



Каждый элемент, составляющий слово на входе **X**, умножается на весовой коэффициент, находящийся в соответствующей ячейке Рабочей Матрицы, результаты умножения складываются в пределах столбца. Вычисленные данные направляются на вход **X** Векторного АЛУ, а затем к ним добавляется значение элемента, находящегося на соответствующей позиции в слове, поступившем на вход **Y**. Все эти операции занимают один такт на одно упакованное слово данных. За следующий такт процессор выполняет те же операции над следующей парой входных слов данных и так далее до 32-х раз за

векторную инструкцию. Результат операции записывается в буфер `afifo`.

Данные, находящиеся в буферах FIFO векторного процессора, хранятся в 64-х разрядных словах. Для них на этом этапе разбиение на элементы **не определено**. Такое разбиение появляется только тогда, когда они поступают на вход **X** или **Y** Операционного Узла.

В зависимости от того, на какой вход, **X** или **Y**, поступают данные, они делятся на элементы тем или иным образом.


Например, если разбиение входа **X** - 8 битовое, то есть каждое слово представляется как 8 элементов по 8 битов, а разбиение **Y** - 16 битовое, то в зависимости от того, куда будут направлены данные, хранящиеся в `ram`, на вход **X** или **Y**, они будут трактоваться либо как массив 8-ми, либо 16-ти битовых элементов.

### 1.5.3 Выполнение операций на векторном АЛУ

Арифметические и логические операции на векторном АЛУ выполняются над наборами 64-х разрядных слов, подаваемых на входы **X** и **Y** операционного узла ВП. Эти наборы подаются на входы из буферов `ram`, `afifo`, либо из памяти (`data`). Данные, хранящиеся, например, в `ram`, могут быть переданы на обработку в операционное устройство как через вход **X**, так и через **Y** (Рис. 1-8). Кроме этого в качестве входов могут выступать так называемые "нулевые" устройства, что означает, что данные на вход не поступают. Результат вычислений всегда попадает в `afifo`.

Входы **X** и **Y** векторного АЛУ являются равноправными. Разбиение данных, поступающих на эти входы, на **элементы определяется регистром `nb2`**. Регистр `sb2` не оказывает никакого влияния на вычисления в векторном АЛУ. В этом состоит особенность работы векторного АЛУ по сравнению с рабочей матрицей.

Рис. 1-9 Выполнение вычислений на векторном АЛУ.



Операции на векторном АЛУ выполняются с учетом разбиения входных данных на элементы (см. Рис. 1-9). Это означает, что в местах разбиения 64-х разрядных слов на элементы ставятся "перегородки", которые в случае переполнения блокируют перенос старшего бита в соседнее поле, занимаемое другим элементом, а также препятствуют распространению знака за пределы границ элемента. При блокировках переноса переносимый бит теряется.

На Рис. 1-10 приведен пример сложения двух 64-х разрядных слов, разбитых на 8 элементов по 8 битов каждый, на векторном АЛУ процессора NM6403.

Рис. 1-10 Сложение двух 64-х разрядных слов на векторном АЛУ.


01	80	80	F0	02	FF	FF	01
+							
FE	20	80	1F	02	01	FF	01
=							
FF	A0	00	0F	04	00	FE	02

Серым цветом на рисунке отображены ячейки, где "перегородки" повлияли на результат вычислений.

### 1.5.4 Операция маскирования

Для выполнения маскирования в операционном узле ВП существует специальное устройство. Оно имеет три входа и два выхода (см. Рис. 1-11). Данные, подаваемые на входы **X** и **Y** рабочей матрицы или векторного АЛУ, сначала проходят через это устройство, и только после этого попадают в рабочую матрицу или на векторное АЛУ. Если код векторной команды не включает операцию маскирования, то данные, поступающие на входы **X** и **Y** устройства, пропускаются на выход без изменений. Если в коде команды присутствует запрос на маскирование, то используется также третий вход в устройство, на который подается вектор масок. Он может подчитываться из памяти (data), либо из буферов ram или afifo.

Рис. 1-11 Входные и выходные потоки данных в Устройстве Маскирования.



Векторные команды маскирования, как и все остальные векторные команды процессора NM6403, выполняются от 1 до 32 тактов. На каждом такте на входы **X**, **Y** и на вход вектора масок подаётся по одному 64-х разрядному слову.

Данные, прошедшие через Устройство Маскирования, подаются на Рабочую Матрицу и/или Векторное АЛУ для дальнейшей обработки.

#### **Маскирование с Векторным Умножением**

В системе команд процессора существует векторная команда, например:

```
маска  X      Y
rep 32 data = [ar0++] with vsum ram, data, afifo;
```

которая совмещает выполнение операции маскирования с обработкой результатов на рабочей матрице. В этом случае над данными выполняются следующие преобразования:



- побитовая операция AND слова с входа **X** и слова маски:  $X \text{ and } MASK$ . Эта операция оставляет в результирующем векторе **X** только те биты, которые в маске были равны единице;
- побитовая операция AND слова с входа **Y** и инвертированного слова маски:  $Y \text{ and not } MASK$ . Эта операция оставляет в результирующем векторе **Y** только те биты, которые в маске были равны нулю;
- выполнение операции взвешенного суммирования над маскированными данными, подаваемыми на вход **X** ( $\Sigma$ );
- сложение маскированного вектора **Y** с результатом взвешенного суммирования ( $Y + \Sigma$ ).

### Логическое Маскирование

В случае совмещения операции маскирования с обработкой на векторном АЛУ, задаваемой командой:

маска    **X**        **Y**


```
rep 32 data = [ar0++] with mask ram, data, afifo;
```

над данными на каждом шаге выполняется следующее преобразование:

$(X \text{ and } MASK) \text{ or } (Y \text{ and not } MASK)$

Сложно записанная формула вероятно скрывает простоту и пользу данного преобразования. На Рис. 1-12 дается пояснение в графической форме:

Рис. 1-12 Выполнение операции маскирования.



В тех позициях, на которых в маске стоят единицы, в слово результата будут записаны биты слова с входа **X**, на остальные места попадут биты слова с входа **Y**. Таким образом, операция маскирования позволяет за один такт из двух длинных слов собрать одно, взяв нужные биты из одного слова и из другого.


### 1.5.5 Обработка данных функцией активации

Векторный Узел содержит два блока активации для обработки пороговой функцией и функцией насыщения входных данных. Один из них связан с входом **X**, другой с входом **Y**.

Всего существует два типа функций активации:

- пороговая функция (см. Рис. 1-13а);
- функция насыщения (см. Рис. 1-13б).

Рис. 1-13. Типы встроенных функций активации процессора NM6403



В блоках активации осуществляются вычисления над упакованными словами данных. Блоки активации позволяют применять функции активации ко всем элементам упакованного слова одновременно. Основную роль в управлении функциями активации играют регистры **f1cr** и **f2cr**. Более подробную информацию об их роли в управлении обработкой потоков данных см. пункт 3.4.1 Регистры **f1cr** и **f2cr**.

Блоки активации размещаются между устройством маскирования и Рабочей Матрицей или Векторным АЛУ. Функции активации могут быть подвергнуты либо данные, поступающие на вход **X**, либо на **Y**, либо на оба входа сразу.

Выбор типа активации зависит от того, в какой команде эта активация задается. Существуют два типа векторных инструкций: арифметические и логические. Термины “арифметическая векторная инструкция” и “логическая векторная инструкция” описаны ниже в этом подпункте.

Пороговая функция может быть применена к упакованным словам данных, только если они обрабатываются логической векторной инструкцией. Функция насыщения может использоваться только в паре с арифметической векторной инструкцией. Таким образом, пороговая функция называется также “логической

активацией”, тогда как функция насыщения указана как ”арифметическая активация”.

### **Арифметическая Активация**

Функция насыщения может быть использована только в составе арифметической векторной инструкции. Термин “арифметическая векторная инструкция” включает в себя следующий список векторных инструкций:

- Все типы инструкций, содержащие операцию взвешенного суммирования. Например:

	вход X	вход Y
<code>rep 12 with vsum , activate ram, afifo;</code>		

Зарезервированное слово “activate” указывает, что функция насыщения применяется к данным, поступающим на вход X Рабочей Матрицы;

- Все типы инструкций, содержащие арифметические операции. Например:

	вход X	вход Y
<code>rep 32 data =[ar0++] with data + activate ram;</code>		

В этом случае термин “activate” означает применение функции насыщения к данным, поступающим на вход Y Векторного АЛУ.

Все векторные инструкции, указанные выше, имеют некоторые характерные черты. Все они содержат арифметические операции. Итак, функция насыщения называется “арифметической активацией”, так как используется вместе с арифметическими инструкциями.

### **Логическая Активация**

Пороговая функция, в отличие от функции насыщения, используется только совместно с логическими векторными инструкциями. Термин “логическая векторная инструкция” связан с множеством векторных инструкций, которые содержат только логические операции, выполняемые на Векторном АЛУ. Например:

	вход X	вход Y
<code>rep 32 data = [ar0++] with data or activate ram;</code>		

В этом случае термин “активация” означает, что пороговая функция применяется к данным, поступающим на вход Y Векторного АЛУ.


Пороговая функция используется вместе с логическими векторными инструкциями, поэтому называется также “логическая активация”.

Более подробная информация о выполнении активации приведены в подпункте 3.4.1 Регистры f1cr и f2cr.

### 1.5.6 Циклический сдвиг вправо операнда **X** при взвешенном суммировании


Данные, поступающие на вход **X** при операции взвешенного суммирования или маскирования, могут быть подвергнуты циклическому смещению на один бит вправо (см. Рис. 1-4). Это смещение необходимо для того, чтобы компенсировать неудобства, которые возникают из-за невозможности разбиения данных, подаваемых на вход **X** рабочей матрицы, на элементы нечетной разрядности, в частности на элементы разрядности 1 бит. Минимально возможная разрядность элементов 2 бита. Так как регистр sb2 не позволяет задать побитовое разбиение данных на входе **X**, необходим дополнительный преобразователь для того, чтобы обеспечить обработку старших битов при двухбитовом разбиении. Это преобразование обеспечивает циклический сдвиг вправо на один бит. При этом разбиение на элементы не учитывается, то есть сдвигается целиком все слово. В этом случае старшие биты двухбитовых слов становятся младшими и могут теперь принимать участие в вычислениях. Младшие биты становятся старшими в соседнем элементе справа, но они могут быть маскированы в той же векторной инструкции. Рассмотрим следующий пример:

Нам необходимо произвести полную перестановку внутри 64-разрядного слова



Рабочая Матрица разбита на 32 строки и 64 столбца. Заполнив отдельные ячейки Рабочей Матрицы 0 или 1, мы можем осуществить перестановку каждого младшего бита 2-х разрядных элементов входного слова для получения необходимых позиций в выходном слове.

Рис. 1-14. Побитовая перестановка на Рабочей Матрице



Для перестановки старших битов элементов исходного слова мы должны сдвинуть их на один бит вправо. В этом случае старшие биты становятся младшими и могут быть обработаны тем же способом, как показано на Рис. 1-14.

Циклический сдвиг может быть применен к исходным данным в векторной инструкции вместе с операцией взвешенного суммирования или маскированием. Активируется устройство циклического сдвига при использовании в векторной команде ключевого слова “shift”.

Например,

```

                                Вход X   вход Y
rep 12 data = [ar0++] with vsum , shift data, 0;


```

Более подробно см. подраздел 5.2 Векторные инструкции NM6403.

### 1.5.7 Порядок выполнения преобразований над данными на ВП

В векторном блоке расположены шесть вычислительных узлов. Многие из них могут быть включены в вычисления одной векторной инструкцией, в этом случае преобразования выполняются в определенном порядке. На Рис. 1-15. Порядок выполнения преобразований на Векторном Процессоре показана последовательность преобразований, которым подвергаются данные в процессе вычислений на Векторном Процессоре.

Рис. 1-15. Порядок выполнения преобразований на Векторном Процессоре



Каждый блок обработки может пропускать через себя данные без изменений, либо модифицировать их. Это определяется ассемблерной инструкцией. Активируются определенные вычислительные узлы с помощью использования в инструкции специальных ключевых слов.

Например, “shift” используется для активизации устройства циклического сдвига, “mask” используется для активизации операции маскирования, и так далее. В одной инструкции можно активизировать до шести узлов, однако, выполнение

преобразований над данными будет производиться в порядке, показанном на Рис. 1-15.

### **1.6 Отличия структуры процессора NM6405 от процессора NM6403**

- Процессоры совместимы снизу вверх, т.е. все команды процессора NM6403 имеются на NM6405 и работают в точности также.
- Периферийные устройства вынесены за пределы ядра процессора.
  - Наличие коммуникационных портов и регистры управления ими могут варьироваться в разных вариантах комплектации ядра. Подробнее см. описание процессора NM6405.
  - Могут присутствовать несколько DMA-каналов для обмена с внешней памятью без участия процессора. Описание регистров управления см. в описании процессора NM6405.
  - Наличие таймеров и регистры управления ими могут варьироваться в разных вариантах комплектации ядра. Подробнее см. описание процессора NM6405.
  - Формат регистров управления внешней памятью см. описание процессора NM6405.





## 2 Обзор Основных Элементов Языка Ассемблера

Программы, написанные на языке ассемблера для NM6403, состоят из различных синтаксических конструкций, которые могут включать в себя директивы ассемблера, инструкции, макросы, псевдокоманды, комментарии. Длина строки синтаксической конструкции ограничена только требованиями текстового файла и удобством просмотра в различных текстовых редакторах.

Следующие строки демонстрируют несколько примеров корректных синтаксических конструкций:

```
MySym: word = 80h;           // Определение переменной.  
<L1>                        // Определение метки  
      ar0 = ar2 + gr2;       // Модификация адресного регистра  
rep 32 [ar0++] = afifo;      // Векторная команда
```

Синтаксическая конструкция не содержит жестких требований к структуре строки, то есть нет предопределенных позиций, в которых должны располагаться те или иные поля команд или директив.

Каждая ассемблерная инструкция должна заканчиваться знаком ';'. Если на текущей строке ассемблер не находит знак окончания инструкции, он полагает, что инструкция продолжается на следующей строке.

Общий вид синтаксической конструкции, соответствующей ассемблерным инструкциям, может выглядеть следующим образом:

[<метка>] ассемблерная инструкция; [/комментарии]

Метки и комментарии могут быть опущены.

С-подобные многострочные (/\*\*/) комментарии в языке также допускаются.

### 2.1 Служебные слова и идентификаторы

В расположенных ниже таблицах приведены отдельно основная группа служебных слов, и служебные слова, используемые для хранения отладочной информации.

Табл. 2-1 Основные служебные слова языка ассемблера.

.align	.branch	.endif	.endrepeat	.repeat	.wait	activate
addr	afifo	and	begin	call	callrel	carry
cfalse	clear	code	common	const	ctrue	data
delayed	double	dup	end	extern	false	flag
float	from	ftw	global	goto	hiword	if

import	ireturn	label	local	locdesc	long	loword
macro	mask	nobits	noflags	not	nul	offset
own	push	pop	ram	ref	rep	return
sconst	set	shift	sizeof	skip	store	string
struct	true	uconst	vfalse	vnul	vregs	vsum
vtrue	weak	wfifo	with	word	wtw	xor

Табл. 2-2 Служебные слова языка ассемблера для целей отладки.

.debug_arange	.debug_die	.debug_die_child
.debug_die_endchild	.debug_end_sequence	.debug_frame_cie
.debug_frame_fde	.debug_line	.debug_macro_def
.debug_macro_end_file	.debug_macro_start_file	.debug_macro_undef
.debug_pubname	.debug_root_die	.debug_source_directory
.debug_source_file	.debug_start_sequence	

## Примечание

Ассемблер учитывает регистр символов (различает прописные и строчные), поэтому служебные слова должны записываться строчными буквами, в противном случае слово будет воспринято как идентификатор.

Все регистры процессора также являются ключевыми словами. Они **всегда** записываются строчными буквами. Например, запись "gr0" обозначает регистр процессора, а "Gr0" или "GR0" - это уже идентификаторы переменных.

Табл. 2-3 Регистры процессора NM6403.

ОБОЗНАЧЕНИЕ	НАЗНАЧЕНИЕ	РАЗРЯДНОСТЬ
grj	Регистр общего назначения j (j=0,...,7)	32
arj	Адресный регистр j (j=0,...,7)	32
pc	Счётчик команд	32
pswr	Регистр слова состояния процессора	32
intr	Регистр запросов на прерывание и прямой доступ к памяти (ПДП)	32
fjcr(h,l)	Регистр управления функцией активации j (j=1,2)	64 (32+32)
vr(h,l)	Векторный регистр	64 (32+32)
nb1(h,l)	Регистр границ нейронов	64 (32+32)
sb(h,l)	Регистр границ синапсов	64 (32+32)

gmicr	Регистр управления интерфейсом с глобальной шины	32
lmicr	Регистр управления интерфейсом с локальной шины	32
ocaj	Регистр адреса канала вывода j (j=0,1)	32
icaj	Регистр адреса канала ввода j (j=0,1)	32
occj	Счетчик канала вывода j (j=0,1)	32
iccj	Счетчик канала ввода j (j=0,1)	32
dorj	Регистр данных канала вывода j (j=0,1)	64
dirj	Регистр данных канала ввода j (j=0,1)	64
tj	Регистр управления таймером j (j=0,1)	32

**Примечание** *Регистры dorj, dirj используются как буферные регистры при работе комм. портов. Хотя они и программно доступны, возможность их практическое применение в пользовательской программе весьма сомнительна. Далее в документе они не описываются и не упоминаются.*

Табл. 2-4 Регистры процессора NM6405.

ОБОЗНАЧЕНИЕ	НАЗНАЧЕНИЕ	РАЗРЯДНОСТЬ
grj	Регистр общего назначения j (j=0,...,7)	32
arj	Адресный регистр j (j=0,...,7)	32
pc	Счётчик команд	32
pswr	Регистр слова состояния процессора	32
intr	Регистр запросов на прерывание и прямой доступ к памяти (ПДП)	32
fjcr(h,l)	Регистр управления функцией активации j (j=1,2)	64 (32+32)
vr(h,l)	Векторный регистр	64 (32+32)
nb1(h,l)	Регистр границ нейронов	64 (32+32)
sb(h,l)	Регистр границ синапсов	64 (32+32)
prj	Регистр периферии j (j=0,18)	32

**Примечание** *Назначение регистров pr0-pr18 в различных регистровых окнах см. документацию по процессору.*

Табл. 2-5 Регистры, отсутствующие на NM6405

gmicr	Регистр управления интерфейсом с глобальной шины	32
lmicr	Регистр управления интерфейсом с локальной шины	32
ocaj	Регистр адреса канала вывода j (j=0,1)	32
icaj	Регистр адреса канала ввода j (j=0,1)	32
occj	Счетчик канала вывода j (j=0,1)	32
iccj	Счетчик канала ввода j (j=0,1)	32
dorj	Регистр данных канала вывода j (j=0,1)	64
dirj	Регистр данных канала ввода j (j=0,1)	64
tj	Регистр управления таймером j (j=0,1)	32

### 2.1.1 Идентификаторы

Идентификаторы используются для обозначения программных объектов, таких как метки, переменные, константы и макросы.

Лексически идентификатором может быть любая последовательность символов, удовлетворяющая следующим условиям:


- первый символ последовательности – латинская буква или символ подчеркивания «\_»;
- остальные символы последовательности – латинские буквы, цифры, символы подчеркивания «\_» и точки «.»;
- последовательность не совпадает ни с одним служебным словом

Идентификаторы, как и служебные слова, чувствительны к регистру.

## 2.2 Структура ассемблерного Файла

Файл исходного текста программы, разрабатываемой на языке ассемблера, имеет определенную структуру, приведенную на Рис. 2-1:

Рис. 2-1 Структура ассемблерного файла.



Условно пространство ассемблерного файла можно разбить на подпространство секций и подпространство между секциями.

## 2.3 Секции

Секции в языке ассемблера бывают трех типов:

- секции кода;
- секции инициализированных данных;
- секции неинициализированных данных.

Секции всех типов, встречаемых в языке ассемблера для процессора NM6403, подчиняются одинаковым правилам оформления, которые будут перечислены ниже.

### Правила оформления секций

Секция начинается со служебного слова: `begin`, `data` или `nobits`, являющегося открывающей скобкой и заканчивается словом `end` (закрывающая скобка). По открывающей скобке ассемблер определяет, каков тип данной секции. Информация о соответствии ключевых слов открывающей скобки типам секций будет приведена ниже в этом пункте. Сразу за открывающей/закрывающей скобкой в той же строке должно располагаться имя секции. Например, секция кода `mysect` должна быть оформлена следующим образом:

```
begin mysect // начало секции mysect
```

*тело секции*

```
end mysect; // конец секции mysect
```

После открывающей скобки **точка с запятой не ставится**, после закрывающей **ставится обязательно**. Имена секции при открывающей и закрывающей скобках должны совпадать.

Имя секции может быть произвольной длины в пределах 255 символов. Оно представляет собой набор заглавных и прописных латинских букв, цифр и знака '\_'. Имя секции не должно начинаться с цифры, только с буквы или '\_'.

Имя секции **может** быть заключено в двойные кавычки, либо использоваться без кавычек. Если оно не заключено в кавычки, оно не должно совпадать ни с одним из служебных слов языка ассемблера. При этом, к названию секции, не заключенной в кавычки, при записи ее в объектный файл спереди добавляется точка, то есть, например, секция `mysect`, сохраненная в объектном файле, получает новое имя `.mysect`.

Если имя секции заключено в двойные кавычки, например: `begin "mysect"`, то в этом случае это имя попадет в объектный файл без изменения. Имя секции, заключенной в кавычки может совпадать со служебным словом.

### 2.3.1 Секции кода

В секциях данного типа содержатся последовательности инструкций, определяющие порядок выполнения программы.

Секция кода начинается с открывающей скобки `begin`.

Для удобства дальнейшей работы с секциями кода рекомендуется формировать имя секции путем прибавления к придуманному имени префикса `text`, например: `begin textmycode`. Наличие данного префикса является сигналом для декодера объектных и исполняемых файлов (`dump.exe`) осуществлять автоматическое декодирование секции, как секции кода.

В секции кода возможно помещать не только коды инструкций, но и строки объявления переменных. Если переменная инициализирована, то есть ей присвоено начальное значение, то оно располагается в секции по соответствующему адресу. Если переменная не инициализирована, то в секции выделяется место, которое заполняется нулевым значением.

Например, секция кода может быть оформлена следующим образом:

```
begin ".textmycode"
// блок объявления переменных.
  A: long = 0123456789ABCDEFhl;
  B: word;
// блок инструкций процессора.
<Label>
  ar0 = A;
  ar2,gr2 = [ar0];
end ".textmycode";
```

Возможность объявления переменных в секции кода введена скорее как удобная возможность, нежели как постоянно используемый прием. Для объявления инициализированных и неинициализированных переменных существуют свои типы секций, работать с которыми более удобно, потому что можно управлять их положением в памяти процессора.

### 2.3.2 Секции инициализированных данных

В секциях данного типа содержатся объявления и инициализация переменных, используемых программой.

Секция инициализированных данных начинается с открывающей скобки `data`.

Пример секции инициализированных данных:

```
data ".my_init_data"
    Val1: word = 12;
    Val2: word = 0A5h;
    Arr: long[4] = ( 0FF00FF00FF00FF00h1 dup 4 );
end ".my_init_data";
```

Ассемблер **позволяет** объявлять неинициализированные переменные в секции инициализированных данных, например, не вызовет ошибки следующая конструкция:

```
data ".my_init_data"
    Val1: long = 12;
    Arr: long[4]; // неинициализированная переменная.
    Val2: word = 0A5h;
end ".my_init_data";
```

Однако в процессе ассемблирования разделяются инициализированные и неинициализированные данные. Для неинициализированных переменных создается дополнительная секция, куда помещаются все обнаруженные переменные. Существует правило выбора имени секции неинициализированных данных, автоматически порождаемой ассемблером. К имени соответствующей секции инициализированных данных добавляется префикс `".bss"`, например, для секции `".my_init_data"` будет создана дополнительно секция `".bss.my_init_data"`.

Таким образом, если в секцию инициализированных данных попадают неинициализированные переменные, ассемблер во время компиляции создает дополнительную секцию неинициализированных данных, куда помещает все найденные неинициализированные переменные, что эквивалентно следующей конструкции:

```
data ".my_init_data"
    Val1: long = 12;
    Val2: word = 0A5h;
end ".my_init_data";
```

```
nobits ".bss.my_init_data"
    Arr: long[4]; //неинициализированная переменная.
end ".bss.my_init_data";
```

Если в секции инициализированных данных объявлена структура, поля которой частично инициализированы, то она **не разрывается** на инициализированные и неинициализированные части. Неинициализированные поля заполняются нулями. Если все поля не инициализированы, то структура попадает в соответствующую секцию неинициализированных данных. Для того, чтобы структура осталась на месте, достаточно инициализировать хотя бы одно ее поле.

### Примечание

*Если имя секции инициализированных данных не заключено в кавычки, то в процессе компиляции при создании соответствующей ей секции неинициализированных данных, имя последней будет порождено путем добавления префикса ".bss.". К примеру, по секции AAAA из исходного текста программы, в объектном файле будут созданы секции .AAAA и .bss.AAAA.*

### 2.3.3 Секции неинициализированных данных

В секциях данного типа содержатся только объявления переменных, используемых программой, без их инициализации.

Секция неинициализированных данных начинается с открывающей скобки `nobits`.

Пример секции неинициализированных данных:

```
nobits ".my_bss_data"
    Val1: word;
    Val2: word;
    Arr: long[4];
end ".my_bss_data";
```

Если в секцию неинициализированных данных попадает инициализированная переменная, то ассемблер игнорирует ее инициализацию, рассматривая переменную, как неинициализированную.

### 2.3.4 Пространство между секциями

Пространство между секциями в ассемблерном файле также может использоваться для размещения следующих синтаксических конструкций:

- задания констант и константных выражений, включая использование псевдофункций;
- объявления меток всех возможных типов;
- объявления переменных типа `common`, `extern` и `local`;
- описания структурных типов данных;



## 2.4 Константы

В данном разделе будет приведена информация о том, как в языке ассемблера определяются константы и константные выражения, а также то, в каком формате они могут быть представлены.

Константы могут быть 32-х или 64-х разрядными. По умолчанию константа считается 32-х разрядной (короткая константа). Для записи 64-х разрядных целых констант, на которые в дальнейшем будем ссылаться, как на длинные, используется знак **I(L)**, добавляемый в конец. Например, константа  $A = 0 \times 123h$  является 32-х разрядной, а  $A = 123hl$  64-х разрядной.

Константы с плавающей точкой также бывают 32-х и 64-х разрядными. Для их представления в пользовательской программе на языке ассемблера используются специальные псевдофункции периода компиляции: `float()` и `double()`. Более подробную информацию см. ниже в этом разделе.

### 2.4.1 Форматы представления констант

Ассемблер поддерживает шесть форматов представления констант:

- Двоичные целые константы;
- Восьмеричные целые константы;
- Десятичные целые константы;
- Шестнадцатеричные целые константы;

*В теле вышеперечисленных констант можно использовать символ подчеркивания (  ) для визуальной группировки разрядов. От таких вставок интерпретация констант не изменяется*

- Константы с плавающей точкой;
- Символьные константы.

#### 2.4.1.1 Двоичные целые константы

Двоичные целые константы представляют собой строку нулей и единиц длиной до 64 элементов. За двоичной константой следует буква **b(B)**, которая соответствует данному формату числа в представлении ассемблера. Если количество элементов в строке двоичной константы меньше 32-х или 64-х, неопределенные биты слева (старшая часть слова) автоматически заполняются нулями при ассемблировании. Примеры правильно записанных двоичных констант:

00000000b	//	Константа, равная нулю.
001b1	//	Длинная константа, равная 1.
10000b	//	Константа, равная $16_{10}$ .
10101010b	//	Константа, равная $170_{10}$ или $AA_{16}$ .

10001000\_10001000b // Группировка разрядов

## 2.4.1.2 Восьмеричные целые константы

Восьмеричные целые константы представляют собой строки, состоящие из цифр от 0 до 7, в конце которых следует символ **o(O)**. Примеры правильно записанных восьмеричных констант:

000o	//	Константа, равная нулю.
001o	//	Константа, равная единице.
200L	//	Длинная константа, равная 16 <sub>10</sub> .
252o	//	Константа, равная 170 <sub>10</sub> или AA <sub>16</sub> .
7777_00_00o1	//	Группировка разрядов

## 2.4.1.3 Десятичные целые константы

Десятичные целые константы представляют собой строки, состоящие из цифр от 0 до 9. Диапазон изменения составляет от -2.147.483.648 до 2.147.483.647 для знаковых и от 0 до 4.294.967.295 для беззнаковых коротких констант, и от -9.223.372.036.854.775.808 до 9.223.372.036.854.775.807 для знаковых и от 0 до 18.446.744.073.709.551.615 для беззнаковых длинных констант. Примеры правильно записанных десятичных констант:

7000	//	Константа, равная 7000 <sub>10</sub> .
-1	//	Константа, равная минус единице.
-201	//	Длинная константа, равная -20.
170	//	Константа, равная 170 <sub>10</sub> или AA <sub>16</sub> .
1_234_567_8901	//	Группировка разрядов

Знак "-" может использоваться для обозначения отрицательных чисел только в десятичном формате.

## 2.4.1.4 Шестнадцатеричные целые константы

Шестнадцатеричные целые константы представляют собой строки, состоящие из цифр от 0 до 9, а также букв A, B, C, D, E и F, заглавных или строчных в конце которых следует символ **h(H)**. Запись константы должна начинаться с цифры. Если первым значимым символом является буква, то перед ней необходимо поставить цифру 0. Символ "0" в начале шестнадцатеричной константы ставится с целью отличить ее от идентификатора. Примеры правильно записанных шестнадцатеричных констант:

000h	//	Константа, равная нулю.
01H	//	Константа, равная единице.
20h1	//	Длинная константа, равная 32 <sub>10</sub> .
0fffffffffh	//	Константа, равная -1.
0FFFFFFFF_FFFFFFFFh1	//	Группировка разрядов

## 2.4.1.5 Константы с плавающей точкой

Операции над данным типом констант не поддерживаются аппаратно. Для их записи в языке ассемблера используются

специальные псевдофункции. Для 32-х разрядных чисел типа `float` используется псевдофункция `float()`. Для 64-х разрядных чисел типа `double` используется псевдофункция `double()`. Внутри скобок псевдофункции может располагаться вещественное число в привычной форме, например:

```
float(123.456)      // Число с плавающей точкой (32 бита).  
double(-1.02E-3)   // Отрицательное число.
```

Формат вещественного числа:

`[+|-]num[.num]E[+|-]num`, где `num` – десятичные числа.

Или

`[+|-]num.num`

Библиотеки функций, эмулирующие работу с плавающей точкой на процессоре NM6403, используют ее представление в формате IEEE 754.

#### 2.4.1.6 Строковые константы

Строковая константа представляет собой произвольную (возможно, пустую) последовательность символов ASCII, заключенную в двойные либо одинарные кавычки. Если в тексте строки необходимо задать символ кавычки, то он должен быть удвоен.

Примеры строковых констант:

```
"Строковая константа",  
'Упакованная строковая константа'
```

Строковая константа занимает различное число слов, в зависимости от символа ограничителя. Строка, заключённая в двойные кавычки, в памяти располагается в соответствии с соглашением, принятым в языке Си++ – по минимально адресуемому элементу памяти (32-х разрядное слово в процессоре NM6403) на каждый символ. Таким образом, возможен произвольный доступ к символам строки.

В случае использования символа-ограничителя “одинарная кавычка” символы “упаковываются” по четыре в короткое слово. Упакованная строковая константа занимает в памяти количество слов, достаточное для хранения всех символов константы.

Строковая константа не содержит никакой иной информации (специального завершающего символа или значения длины строки), кроме той, которая явно указана внутри кавычек.

Допускается использование эскейп-кодов в следующей форме:

```
"Строковая\032константа"
```

Что эквивалентно первой строке из предыдущего примера.

Чтобы напечатать обратный слэш (\) в теле строки его следует удвоить, то же самое касается символа ограничителя строки (" если строка неупакованная или ' в противном случае).

Допускается также конкатенация строк в стиле C:  
*"Строковая"*  
*"константа"*

### 2.4.2 Константные выражения

Помимо использования констант в языке ассемблера для NM6403 допускается использование константных выражений, которые могут быть вычислены на этапе компиляции программы, так что в объектный код попадает только результат вычислений.

Константные выражения разделяются на числовые и адресные. В первом случае результат вычисления константного выражения трактуется как обычная числовая константа, во втором, как адрес в памяти.

#### 2.4.2.1 Числовые константные выражения

Числовое константное выражение строится по правилам, традиционным для построения выражений. В языке имеется набор из обычных арифметических операций, операций побитового сложения, умножения, сдвига и логических операций сравнения. Приоритеты операций совпадают с приоритетами идентичных операций языка Си++. Для частичного изменения порядка выполнения операций используются круглые скобки.

Табл. 2-6 Сводка операций численных константных выражений.

ОПЕРАЦИИ	ОПИСАНИЕ
not	Побитовое НЕ
-	Унарный минус
*	Умножение
/	Деление
+	Сложение (плюс)
-	Вычитание (минус)
<<	Сдвиг влево
>>	Сдвиг вправо
<	Меньше
<=	Меньше или равно
>	Больше
>=	Больше или равно

<code>==</code>	Равно
<code>!=</code>	Не равно
<code>and</code>	Побитовое И
<code>xor</code>	Побитовое исключающее ИЛИ
<code>or</code>	Побитовое ИЛИ

Пример числового константного выражения:

```
const A = 117;
const B = 23;
const C = ((A + B) / 2 + A >> 2) * 2;
```

#### 2.4.2.2 Адресные константные выражения

Адресное константное выражение более ограничено по выразительным возможностям, чем числовое. При вычислении адресных значений в константных выражениях используются адреса меток и переменных.

В адресной арифметике для константных выражений разрешены лишь операции сложения и вычитания со следующими замечаниями:

- результат сложения адреса с числом (вычитания из адреса числа) – адресный; запрещено складывать два адреса;
- разность двух адресов из одной секции является числом; запрещено вычитать адреса из разных секций и адрес из числа.

Нарушение указанных условий на построение адресных константных выражений является ошибкой.

В константных выражениях не допускается использование имен регистров или конструкций косвенного доступа к памяти.

Пример адресного константного выражения:

```
ar2 = ARRAY + 2;
```

#### 2.4.3 Определение и использование констант времени компиляции

Определение константы времени компиляции задаёт отношение эквивалентности между символьным обозначением (именем) константы и значением константного выражения. Константа определяется с помощью ключевого слова `const` и знака равенства, например:

```
const MyConst = 0FA5Fh;
```

В правой части конструкции (после знака `'='`) записывается константное выражение (которое может быть и числовым и адресным), слева – ее символьное обозначение (имя), которое в

дальнейшем может использоваться везде, где допустимо использование константного выражения такого типа.

Таким образом создаваемые программные сущности называются константами времени компиляции (или символьными константами), так как время их существования ограничено периодом компиляции программы. Константы времени компиляции сами по себе места в целевой памяти программы не занимают и не обладают такой характеристикой, как адрес. Использование имени константы полностью эквивалентно использованию значения, заданного выражением при её определении - при инициализации какой-либо переменной символьной константой, по адресу переменной будет помещено значение константного выражения из правой части определения константы.

Конструкция определения константы времени компиляции может быть расположена как внутри какой-либо секции, так вне секций. Часто, для того чтобы показать, что константа не зависит от наличия какой-либо секции, её определение выносят в пространство между секций.

Константа должна быть определена до момента её первого использования, например:

```
const C = 12; // Определение константы времени компиляции
...
begin text
    ...
    ar0 = C; // Ее первое использование;
    ...
end text;
```

Константы являются доступными только внутри того файла, в котором они определены.

### 2.4.4 Определение и использование переменных времени компиляции

Переменные времени компиляции (не путать с настоящими переменными описанными в 2.6) аналогичны константам времени компиляции за исключением того, что в течении компиляции их значение может изменяться. Переменная времени компиляции определяется с помощью ключевого слова `var` и знака равенства, например:

```
var MyConst = 0FA5Fh;
```

В правой части конструкции (после знака '=' ) записывается константное выражение (которое может быть и числовым и адресным), слева – её символьное обозначение (имя), которое в дальнейшем может использоваться везде, где допустимо использование константного выражения такого типа.

Переменная времени компиляции должна быть определена до момента её первого использования, например:

```
var C = 12; // Определение переменной времени компиляции
...
begin text
    ...
    ar0 = C;    // Ее первое использование;
    C = 13;     // Присвоение нового значения;
    ar0 = C;    // Здесь в регистр записывается 13;
    ...
end text;
```

Переменные времени компиляции являются доступными только внутри того файла, в котором они определены.

## 2.5 Метки

Любая команда в секции кода может быть снабжена меткой (возможно, более чем одной). В этом случае можно организовать передачу управления на помеченную команду посредством одной из команд переходов. Метка - это адрес в памяти той команды, с которой она ассоциирована.

Метка представляет собой идентификатор(п.2.1.1). Приведем примеры корректных имен меток:

```
Loop_0,
__main,
Z987654321A.
```

### 2.5.1 Объявление метки

Объявление метки - это просто сообщение компилятору, что такая метка должна в дальнейшем встретиться в данном файле.

Пример объявления:

```
MyLabel: label;
```

Конструкция объявления метки может быть расположена как внутри какой-либо секции, так и вне секций.

### 2.5.2 Определение метки

Помимо объявления метки существует ее определение. Пользователь определяет, что меткой помечается некоторая ассемблерная инструкция. Пример определения метки:

```
gr0 = 123;
<loop>    // место определения метки.
[ar0++] = gr0;
...
goto loop;
```

Метка определяется путем задания ее имени в угловых скобках, например, <loop>. При этом она помечает ту команду, которая следует после нее до ближайшей ";". В приведенном выше примере меткой помечается команда [ar0++] = gr0;.

### 2.5.3 Ссылки на метку

Кроме объявления метки и ее определения в программе встречаются ссылки на метку. Их может быть несколько. В основном ссылки встречаются в командах перехода. Приведем примеры ссылок на метку:

```
goto loop; // ссылка на метку loop.  
call Func; // вызов функции, Func - метка ее начала.  
gr3 = Func; // присвоение регистру адреса метки Func.
```

Ссылка на метку содержит только ее имя так, как оно было объявлено, без каких либо дополнительных скобок.

Приведем пример использования метки:

```
L: label; // объявление метки.  
...  
begin text  
...  
<L> // определение метки.  
    gr0 = gr2 or gr3;  
    ...  
    goto L; // ссылка на метку.  
...  
end text;
```

### 2.5.4 Типы связывания и область действия меток

В языке ассемблера для NM6403 поддерживаются четыре различных типа связывания меток:

- `local` - локальные метки;
- `global` - глобальные метки;
- `extern` - внешние метки;
- `weak` - глобальные метки со слабым связыванием.

Служебное слово, определяющее тип метки, ставится перед ее именем при объявлении, например:

```
global MyFunc: label;  
local MyFunc: label;  
extern MyFunc: label;  
weak MyFunc: label;
```

Тип метки определяет область ее действия.

Простейшим типом является тип `local`. Область действия метки такого типа ограничена рамками файла, в котором она определена.

Внутри одного файла локальная метка может быть определена, то есть ассоциирована с определенным адресом в программе, только один раз. В то же время внутри одного файла может находиться произвольное количество ссылок на метку.



Ссылки из другого файла на локальную метку данного файла запрещены.

В разных файлах могут использоваться локальные метки с одинаковыми именами, каждая из которых имеет свою область действия и свое место определения.

Для удобства написания программ, можно опускать слово `local` в объявлении локальной метки, например, можно записать:  
`MyFunc: label;`

и ассемблер сам определит, что данная метка имеет локальный тип. Более того, можно опускать и само объявление локальных меток. Если ассемблер встретит определение метки без предварительного объявления, он полагает, что это локальная метка.

Объявление локальных меток в основном используется для повышения читаемости, документированности программ.

Тип **global** в объявлении метки сообщает компилятору, что она будет определена в данном файле, а область ее действия, то есть возможность ссылаться на нее, простирается на все файлы программы.

Обязательные условия использования глобальных меток:

- не допускается использование в программе двух глобальных меток с одинаковым именем;
- глобальная метка должна быть определена в том же файле, в котором она была объявлена.

Во всех остальных файлах программы могут содержаться ссылки на данную метку, то есть на адрес, с которым она была ассоциирована. Для того чтобы, глобальная метка, определенная в другом файле, стала доступна из данного файла, она должна быть объявлена как внешняя (`extern`).

Тип **extern** используется, когда в данном файле содержится хотя бы одна ссылка на глобальную метку, определенную в другом файле. Только после того, как была объявлена внешняя метка, она становится доступной из данного файла.

*Соответствующая глобальная метка метка может располагаться в другом файле, но может быть и в текущем файле*

Итак, глобальная метка распространяет область действия на всю программу, состоящую из произвольного количества файлов. Она может быть определена только однажды. В том файле, где она определена, она должна быть объявлена, как `global`. Во всех остальных файлах программы при необходимости доступа к данной метке она объявляется, как `extern`. Возможно многократное объявление в одном файле одной и той же метки.

Пример:

файл F1.ASM:

```
global MyFunc: label; // объявление глобальной метки
...                // метка будет определена в этом же файле.

begin text
...
<MyFunc>           // определение метки.
    push ar0, gr0;
    ...
    return;
    ...
    call MyFunc;    // ссылка на метку.
end text;
```

файл F2.ASM:

```
extern MyFunc: label; // объявление внешней метки
...                  // метка определена в другом файле.

begin text1
...
    call MyFunc;    // ссылка на внешнюю метку.
end text1;
```

Кроме меток с типами `global` и `extern` к глобальным относятся метки с типом связывания **weak**. Областью действия меток типа `weak` являются все файлы программы. Отличие метки `weak` от `global` состоит в том, что она обладает меньшим приоритетом.

Если в программе встречается определение метки с типом связывания `weak` и одноименной с ней метки с типом связывания `global`, то `weak` метка игнорируется редактором связей, а все ссылки настраиваются на место определения глобальной метки. В отсутствие одноименной метки `global` она сама воспринимается редактором связей, как глобальная метка.

Особенности меток с типом связывания `weak`:

- в одном файле не может быть двух одноименных меток;
- метка должна быть определена в том же файле, в котором она была объявлена;
- допускается использование в программе двух и более меток с одинаковым именем. При этом, если в разных файлах встретились метки с одинаковым именем, то редактор связей в качестве места определения выбирает первое из встреченных мест;
- если в программе встречена глобальная метка, то все одноименные с ней `weak` метки игнорируются.
- в отсутствие одноименной глобальной метки метка со слабым типом связывания становится глобальной, то есть к ней

осуществляется доступ из других файлов путем объявления ее внешней.

Пример использования меток со слабым типом связывания:

файл F1.asm, в котором AB - слабое связывание:

```
weak AB: label;
...
begin text
  <AB>
    ...
    gr0 = gr1 + gr2;
    ...
    return;
end text;
```

файл F2.asm, в котором AB - глобальное связывание:

```
global AB: label;
...
begin text
  <AB>
    ...
    gr0 = gr1 - gr2;
    ...
    return;
end text;
```

файл F3.asm - вызов функции AB:

```
extern AB: label;
global __main: label;
...
begin text
  <__main>
    ...
    call AB;
    ...
    return;
end text;
```

Если при помощи редактора связей в единую программу будут собраны файлы F1.ELF и F3.ELF, то будет вызвана функция из файла F1.ELF, содержащая операцию `gr0 = gr1 + gr2`.

Если воедино будут собраны файлы F1.ELF, F2.ELF и F3.ELF, то будет вызвана функция из файла F2.ELF, содержащая операцию `gr0 = gr1 - gr2`.

Таким образом, в отсутствие глобальной метки слабая воспринимается, как глобальная, а при наличии глобальной игнорируется.

### 2.6 Переменные

Под переменной в языке ассемблера для NM6403 понимается адрес области памяти процессора, в которой хранятся данные, используемые программой в процессе счета.

Имя переменной представляет собой идентификатор(п.2.1.1). Приведем примеры корректных имен переменных:

```
Array_0,  
__Long_Value,  
Z987654321A.
```

Каждое имя переменной в языке ассемблера ассоциировано с адресом конкретной области памяти. Переменные доступны для чтения или записи.

В языке ассемблера для NM6403 существует два способа использования переменных. Первый - это получение адреса переменной, второй - получение содержимого ячейки памяти, с которой ассоциирована данная переменная, то есть значения переменной.

#### 2.6.1 Получение адреса переменной

В языке ассемблера имеется два простых типа данных и несколько видов агрегатности. Таким образом, переменные делятся на простые и составные (массивы и структуры).

Для доступа к элементам составных переменных используются модификаторы имени переменной, записываемые непосредственно за именем переменной.

Для элемента массива модификатор имеет вид: '[индекс]', где *индекс* должен быть числовым константным выражением, имеющим значение порядкового номера элемента массива (нумерация элементов начинается с 0).

Для элемента (поля) структуры модификатор имеет вид: '.имя\_поля'.

Для того чтобы получить адрес переменной, достаточно просто использовать ее имя. Приведем примеры корректных записей получения **адресов** переменных:

```
ar0 = Value;  
ar0 = Array[4];  
ar0 = Struct.Field;
```

#### 2.6.2 Получение значения переменной

Для того, чтобы получить значение переменной, необходимо ее имя заключить в квадратные скобки. Приведем примеры корректных записей получения **значений** переменных:

```
gr0 = [Value];  
gr0 = [Array[4]];
```

```
gr0 = [Struct.Field];
```

### 2.6.3 Простые переменные

К простым типам переменных относятся минимальные аппаратно поддерживаемые типы значений, рассматриваемые как единое целое.

Так как процессор NM6403 поддерживает два базовых формата – 32-разрядное и 64-разрядное слово, то в языке ассемблера имеется два простых типа данных, которые называются словным и двухсловным. В программах они обозначаются служебными словами 'word' для 32-х разрядных и 'long' для 64-х разрядных переменных:

Примеры описаний данных простых форматов:

```
Var1 : word;  
Var2 : word = 0abch;  
Var3 : long;
```

#### Примечание

*Переменные типа long всегда располагаются в памяти процессора по четному адресу. За этим следит ассемблер в процессе компиляции. Если двойное слово приходится на нечетный адрес, перед ним вставляется пустое короткое неиспользуемое слово, то есть осуществляется его выравнивание по четному адресу.*

### 2.6.4 Составные переменные

Составные типы переменных формируются на основе простых. В языке имеются два таких способа: массивы и структуры.

#### 2.6.4.1 Массивы

Массив представляет собой конечное упорядоченное множество элементов одинакового формата. Размер массива (количество элементов) задается статически, то есть определяется во время компиляции программы. Доступ к отдельным элементам массивов производится посредством задания имени массива и индекса элемента в этом массиве. Считается, что первый элемент массива имеет нулевой номер.

Описание массива должно содержать указание его размера в квадратных скобках, приписываемое к обозначению формата отдельных элементов (который в этом случае называется базовым форматом массива).

Примеры описаний массивов:

```
Word : word[32]; //массив из 32-х 32-разрядных слов.  
Long : long[10]; //массив из 10-ти 64-разрядных слов.
```

Примеры получения адресов элементов массива:

```
ar0 = Word[4]; // адрес 4-ого слова массива.  
ar0 = Long[8]; // адрес 8-ого двойного слова массива.
```

Примеры получения значений элементов массива:

```
ar0 = [Word[4]]; // значение 4-ого слова массива.  
ar0,gr0 = [Long[8]]; // значение 8-ого двойного слова.
```

### Примечание

*При индексации по элементам массива учитывается тип элементов. Если элементами массива являются двойные слова, то и расстояние между двумя соседними элементами массива равно двум словам, например:*

```
ar0 = Long[0]; // адрес 0x00000010;  
ar1 = Long[1]; // адрес 0x00000012;  
ar2 = Long[2]; // адрес 0x00000014;
```

### 2.6.4.2 Структуры

Структура представляет собой сложную переменную, состоящую из конечного множества элементов произвольного типа. Доступ к элементам структуры осуществляется заданием имени структурного значения и имени элемента (пример см. ниже).

Чтобы задать описание структурной переменной, необходимо сначала описать общий вид ("шаблон") ее структуры. Приведем пример описания шаблона структуры:

```
struct MyStructName // открывающая скобка структуры  
  F1 : word;        // поля структуры  
  F2 : long;         // -//-  
  F3 : long;         // -//-  
end MyStructName;   // закрывающая скобка структуры
```

### Примечание

*Описание шаблона структуры является абстрактным понятием до тех пор, пока в программе не появилась переменная данного типа. Само по себе описание шаблона не занимает места в памяти, поэтому для улучшения читаемости программы рекомендуется выносить его за пределы секций.*

Имея описание шаблона структуры, можно объявить конкретную переменную, обладающую такой структурой. Для этого следует использовать имя введенного ранее шаблона, например:

```
nobits ".data"  
  ...  
  Var5 : MyStructName;  
  ...  
end ".data";
```

В качестве элементов составных форматов, кроме простых, можно использовать также другие составные форматы. Иными словами, допускаются такие конструкции, как массив структур, структуры, содержащие в качестве своих элементов массивы или другие структуры.

Для того чтобы получить адрес элемента структуры, используется точечная нотация, то есть сначала идет имя структуры, а затем через точку имя ее поля, например:

```
nobits ".data"
    ...
    Struct : MyStructName;
    ...
end ".data";
...
begin text
    ...
    ar0 = Struct.F2;
    gr0 = [Struct.F3];
    ...
end;
```

Как уже было замечено выше, переменные типа long всегда располагаются в памяти процессора по четному адресу. Это же относится к переменным, если они входят в состав структуры. Если на этот факт не обращать внимания, то в структуре могут появиться неиспользуемые ячейки памяти - пустоты между полями, как в нижеприведенном примере:

```
// Переменная структурного типа
Var5: MyStructName;
// ===== Размещение переменной Var5 в памяти =====
Var5.F1 (short)      | 0x00000000
  Empty field        | 0x00000001
Var5.F2 (long)       | 0x00000002
Var5.F3 (long)       | 0x00000004
```

**Примечание** Если структура содержит поле типа long, то данные этого поля при объявлении структуры выравниваются по четному адресу.

## 2.6.5 Начальные значения

При описании переменных можно задавать их начальные значения. Начальное значение или список начальных значений следует за объявлением типа переменной и предваряется знаком "=". Приведем примеры начальной инициализации переменных:

```
data ".data"
    Var1: word = 01234567h;
    Var2: long = 0123456789abcdefhl;
    Var3: word[4] = ( 0, 1, 2, 3 );
end ".data"
```

Для данных простых форматов начальное значение задается в виде константы (или константного выражения), например:

```
Var1 : word = 123;
```

При инициализации переменных типа long после значения константы следует добавить латинскую букву 'L' или 'l' для указания того, что данное число считается длинным. Например:

```
Var2 : long = 0fffffffffffffffffHl;
```

В случае инициализации данных составных форматов в качестве начального значения используется список начальных значений, разделяемых запятыми и заключенный в круглые скобки. Количество значений в списке должно соответствовать составному типу, а вид каждого значения – типу соответствующего элемента составного типа. Ассемблером не производится проверки соответствия инициализатора и инициализирующегося объекта по базовым типам. При инициализации структуры из элементов типа long необходимо явно приписывать 'L' к используемым числовым литералам. В противном случае ассемблер самостоятельно приведет его к двухсловному типу, взяв в качестве младшего присваиваемую переменной константу инициализации, а в качестве старшего нулевое слово. Об этом пользователь может узнать из сообщения, выдаваемого в процессе ассемблирования (см. документ: ЮФКВ.30047-01 95 01. Кросс-средства разработки программ. Руководство пользователя.).

Примеры инициализаций переменных составных типов:

```
struct MyStruct
    First : word;
    Second: long;
    Third : word[2];
end MyStruct;
...
data ".data"
    Var1 : word[3] = ( 1, 1, 1 );
    Var2 : MyStruct[2] = ( ( 3, -1L, (12, 345) ),
                          ( 2, -2L, (67, 89) ) );
end ".data";
```

Если в списке инициализирующих констант задается последовательность одинаковых значений, то запись можно сократить, указав повторитель dup. Пример:

```
Var1 : word[3] = ( 1 dup 3 );
Var2 : MyStruct[2] = ( (3, -1L, (12, 345)) dup 2 );
```

### 2.6.6 Область действия данных

Переменные, описываемые в программе на языке ассемблера, можно классифицировать по их области действия. Допускаются следующие области действия данных:



- `local` - локальные переменные, которые используются только в пределах данного файла и недоступны (неизвестны) вне его, в других файлах, образующих программу;
- `extern` - внешние переменные, описанные в некотором другом файле и используемые в данном;
- `global` - глобальные данные, описанные в данном файле и доступные для других файлов программы;
- `weak` - глобальные данные со слабым типом связывания, описанные в данном файле и доступные для других файлов программы. Если в ней встретилось определение глобальной переменной с тем же именем, то переменные данного типа игнорируются;
- `common` - общие данные, не описанные ни в одном файле и доступные из любого файла (место под общие данные резервируется редактором связей).

Служебное слово `local` в спецификациях локальных переменных можно опускать; считается, что если в описании переменной явно не указана ее область действия, то переменная локальна в данном модуле.

Чтобы указать, что некоторое описание вводит внешнюю переменную, необходимо задать перед ее именем служебное слово `extern`, например:

```
extern Var3 : word;
```

Для внешних данных, описанных в модуле, память не отводится; все ссылки на такие переменные в программе относятся к описанию глобальной переменной с таким же именем в некотором другом модуле. В описаниях внешних данных инициализация не допускается.

Глобальные данные вводятся описаниями, в которых перед именем переменной указано служебное слово `global`, например:

```
global Var1 : long;  
weak Var3 : word = 1234;
```

Разновидностью глобальных данных являются данные типа `weak`, имеющие слабый тип связывания.

На все перечисленные выше типы связывания переменных распространяются те же правила, что и на метки, за исключением того, что нельзя объявлять переменные `global` и `weak` за пределами секций (см. подраздел 2.5 Метки). Чтобы описать общие данные, необходимо задать `common` перед именем переменной:

```
common Var : word;
```

Инициализация общих данных не допускается. Особенности переменных с типом связывания `common`:

- в одном файле не может быть двух одноименных переменных;
- переменные с одинаковыми именами, объявленные в различных модулях программы объединяются редактором связей воедино;
- все ссылки на одноименные переменные из разных файлов в результате настраиваются на один и тот же адрес памяти;
- метки с одинаковыми именами могут иметь различные типы, например, если в одном файле объявлена переменная `common MyCommon: word;`, а в другом `common MyCommon: long[4];`, то после объединения общий размер выделенной памяти будет равен `sizeof(long)*4;`
- место под переменные выделяется редактором связей в специальной секции `.common`. Эта секция создается автоматически при наличии переменных данного типа связывания.

### 2.6.7 Места для объявлений и начальной инициализации переменных

При объявлении переменной происходит резервирование области памяти, необходимой для размещения ее значения (за исключением `extern` и `common`). Если переменная инициализируется начальным значением, то оно записывается в эту область памяти.

Переменные типов `global`, `weak` должны объявляться **только в пределах секций**. Для этого специально отведены секции инициализированных и неинициализированных данных. Более подробно о секциях данных см. подраздел 2.3 Секции.

При объявлении переменных типов `extern` и `common` не происходит резервирование памяти. Поэтому для большей наглядности рекомендуется объявлять переменные данных типов **вне секций**.

Пример правильного и неправильного объявления переменных:

```
data ".data"
    // Область файла внутри секции.
    global Aglob: word; // правильное объявление;
        Bloc : long; // правильное объявление;
    weak  Cweak: word; // правильное объявление;
end ".data";
```

```
// Область файла вне секций.
global Dglob: word; // неправильное объявление;
common Ecomm: long; // правильное объявление;
        Floc : long; // правильное объявление;
weak  Gweak: word; // неправильное объявление;
extern Hextr: word; // правильное объявление;
```

```
data ".data1"
    // Область файла внутри секции.
    common Icomm: long; // нерекомендуемое объявление;
    extern Jextr: word; // нерекомендуемое объявление;
end ".data1";
```

## 2.7 Директивы языка ассемблера

В данном разделе перечислены все директивы ассемблера, описано их назначение, приведены правила работы с ними. В отличие от инструкций процессора директивы не транслируются в какой-либо специальный код, а лишь оказывают влияние на ход компиляции программы. Директивы ассемблера позволяют:

- осуществлять условную компиляцию;
- задавать выравнивание элементов программы, а именно инструкций и данных;
- определять количество повторений блоков данных;
- вводить в текст на языке ассемблера отладочную информацию;
- разрешать и запрещать параллельное выполнение команд процессора.

Далее будут приведены две таблицы директив. Сначала сводная таблица без списка директив отладочной информации и отдельно таблица директив отладочной информации. В каждой таблице директивы расположены в алфавитном порядке. А затем к каждой директиве будут даны комментарии по использованию.

Табл. 2-7 Сводная таблица директив языка ассемблера (Часть 1).

МНЕМОНИКА	ОПИСАНИЕ
.align	Выравнивание по четному адресу.
.branch	Включение режима параллельного выполнения инструкций процессора.
.endif	Конец блока условной компиляции.
.endrepeat	Конец блока повторения инструкций.
.if условие	Начало блока условной компиляции.
.repeat кол-во повторений	Начало блока повторения инструкций.
.wait	Отключение режима параллельного выполнения.
.nm6403	Переключение в режим компиляции для NM6403.

.nm6405	Переключение в режим компиляции для NM6405.
---------	---

В языке ассемблера имеется набор директив для задания информации, необходимой для дальнейшей отладки.

Ассемблер поддерживает генерацию отладочной информации в формате DWARF версии 2.0. Описание формата можно найти в документе: **TIS Committee “DWARF Debugging Information Format. v2.0”**.

**Примечание** *Директивы отладочной информации генерируются компилятором с языка C++, для использования при программировании на языке ассемблера не предназначены.*

Все директивы отладочной информации начинаются с префикса '.debug\_':

Табл. 2-8 Сводная таблица директив языка ассемблера (Часть 2).

МНЕМОНИКА	ОПИСАНИЕ
.debug_arange	информация об адресных диапазонах программы;
.debug_die	описывает новую DIE(Debug Information Entry);
.debug_die_child	описывает новую DIE, дочернюю по отношению к .debug_die;
.debug_die_endchild	указывает на окончание цепочки текущего уровня;
.debug_end_sequence	маркер конца куска непрерывного кода;
.debug_frame_cie	информация о стеке вызовов;
.debug_frame_fde	информация о стеке вызовов;
.debug_line	информация о строках исходного текста;
.debug_pubname	информация о глобальных символах;
.debug_root_die	описывает корневую DIE компиляционной единицы (CU);
.debug_source_directory	информация о каталогах, в которых находятся исходные тексты;
.debug_source_file	Информация о файлах исходных текстов;
.debug_start_sequence	маркер начала куска непрерывного кода;

Каждая из директив отладочной информации имеет несколько аргументов, перечисленных через запятую, и оканчивается точкой с запятой. Например: .debug\_line 2, 3, 1;

Для того, чтобы правильно понимать назначение директив отладочной компиляции, их структуру и принципы использования, необходимо предварительно ознакомиться с описанием стандарта представления отладочной информации в формате DWARF. (документ: **"TIS Committee "DWARF Debugging Information Format. v2.0"**).

После директив языка ассемблера всегда должен ставиться завершитель строки ";".

### 2.7.1 Директива .align

Директива `.align` в процессе компиляции сообщает ассемблеру, что следующая за ней процессорная инструкция или элемент данных должны начинаться с четного адреса. Если текущий адрес был нечетным, то будет выбран ближайший четный адрес, следующий за ним. Если текущий адрес был четным, то он не изменится.

Директива `.align` не требует никаких дополнительных параметров.

Директива `.align` не может использоваться вне секций. Если она используется внутри секции кода, при выравнивании в программу вставляется инструкция `nul`; если в секции инициализированных данных, пропуск заполняется нулем; если в секции неинициализированных данных, текущий адрес увеличивается на 1.

Пример использования директивы `.align`:

- При работе с данными:

```
data "Init"           // секция всегда начинается
                      // с четного адреса.
    Var1: word[5] = (-1 dup 5);
                      // нечетное кол-во элементов.
                      // следующая переменная должна быть
                      // размещена по нечетному адресу.
    .align;           // директива выравнивания;
                      // ассемблер пропускает слово.

                      // переменная начинается с четного адреса.
    Var2: word[2] = (5A5A5A5Ah dup 2);
end "Init";
```

Тогда в памяти данные разместятся следующим образом:

```
00: FFFFFFFF FFFFFFFF // Var1 5 элементов.
02: FFFFFFFF FFFFFFFF
04: FFFFFFFF 00000000 // вставленное нулевое слово.
06: 5A5A5A5A 5A5A5A5A // Var2 с четного адреса.
```

- При работе с инструкциями:

```
begin "textFunc"    // секция всегда начинается
                   // с четного адреса.

...
gr0 = [Var1];      // длинная команда расположена
                   // по четному адресу.
gr1 = gr0 << 1;    // короткая команда.
                   // следующая команда должна быть
                   // размещена по нечетному адресу.
.align;            // директива выравнивания;
                   // ассемблер вставляет nul.
gr2 = not gr1;     // короткая команда,
                   // расположена по четному адресу.
end "textFunc";
```

### 2.7.2 Директива .branch

Директива `.branch` устанавливает бит параллельности равным единице во всех следующих за ней инструкциях процессора до тех пор, пока не будет встречена директива `.wait` или не будет достигнут конец файла.

Директива `.branch` не требует никаких дополнительных параметров. Она может быть использована только внутри секции кода.

По умолчанию в программе бит параллельности сброшен в 0. Использование директивы `.branch` позволяет включить режим параллельного исполнения инструкций процессора.

Пример использования директивы `.branch`:

```
begin "textFunc"
<MyFunc>           // метка начала функции;
                   // бит параллельности p = 0.
    ar0 = Vector;
    .branch;        // бит параллельности p = 1 здесь
                   // и далее во всех командах.
    rep 16 ram = [ar0++]; // векторная команда
                   // выполняется 16 тактов.
    gr0 = gr1 << 4;  // скалярная команда
                   // выполняется параллельно.
    .wait;          // бит параллельности p = 0 здесь
                   // и далее во всех командах.
    gr0 = gr1 << 4;  // скалярная команда
                   // ожидает окончания работы
                   // векторной команды.
end "textFunc";
```

### 2.7.3 Директива .endif

Директива `.endif` является закрывающей скобкой блока условной компиляции, используется только в паре с директивой открывающей скобки блока условной компиляции `.if`, и самостоятельного значения не имеет.

Пример использования `.endif` приведен в пункте 2.7.5 Директива `.if`.

Директива `.endif` не требует никаких дополнительных параметров.

#### 2.7.4 Директива `.endrepeat`

Директива `.endrepeat` сообщает ассемблеру, что достигнут конец блока инструкций, который должен быть продублирован в программе то число раз, которое указано при директиве `.repeat`.

Директива `.endrepeat` используется только в паре с `.repeat`, и никакого самостоятельного значения не имеет. Пример использования `.endrepeat` приведен в пункте 2.7.6 Директива `.repeat`.

Директива `.endrepeat` не требует никаких дополнительных параметров.

#### 2.7.5 Директива `.if`

Директива `.if` *условие* определяет начало блока условной компиляции. Она используется в паре с `.endif` и задает условия, при которых блок инструкций процессора, заключенный в кавычки `.if ... .endif`, будет скомпилирован ассемблером.

Результат выражения, стоящего после `.if`, рассматривается как булевское число. Если условие истинно, ассемблер компилирует данный блок, если ложно, блок пропускается.

Блок условной компиляции может использоваться как в секциях данных, так и в секциях кода. Он не может располагаться вне секций.

Пример программы с использованием блока условной компиляции:

```
const DEBUG = 1; // константа используется для
...           // отладки программы.
nobits ".data" // секция данных.
...
.if DEBUG;    // начало блока условной компиляции.
    GenRegs: word[8]; // место под 8 регистров.
.endif;       // конец блока условной компиляции.
end ".data";
...
begin ".text" // секция кода.
...
.if DEBUG;    // начало блока условной компиляции.
    [GenRegs[0]] = gr0; // в отладочном режиме
    [GenRegs[1]] = gr1; // все регистры общего
    [GenRegs[2]] = gr2; // назначения сбрасываются
    [GenRegs[3]] = gr3; // в выделенную область
```

```

[GenRegs[4]] = gr4; // памяти.
[GenRegs[5]] = gr5; // В реальном режиме работы,
[GenRegs[6]] = gr6; // когда DEBUG = 0, данный
[GenRegs[7]] = gr7; // блок будет пропущен.
#endif; // конец блока условной компиляции.
...
end ".text";

```

### 2.7.6 Директива .repeat

Директива `.repeat` кол-во повторений определяет начало блока, который будет размножен то число раз, которое указано в качестве ее параметра. Она используется в паре с `.endrepeat`.

Количество повторений задается положительной константой. Скобки могут использоваться, как альтернатива цикла, однако следует помнить, что большое количество повторений может неоправданно увеличить объем кода.

```

Приведем пример использования .repeat ...
.endrepeat:
begin ".text"
...
gr2 = [Mask];
gr0 = [ar0++];
.repeat 9; // повторить блок из двух команд 9 раз.
gr0 = [ar0++] with gr1 = gr0 and gr2;
[ar1++] = gr1;
.endrepeat; // конец блока.
[ar1++] = gr1;
...
end ".text";

```

Внутри блока повторения не должно встречаться определение меток и переменных, так как подобные определения дублируются текстуально, что приведет к потоку синтаксических ошибок.

### 2.7.7 Директива .wait

Директива `.wait` устанавливает бит параллельности равным нулю во всех следующих за ней инструкциях процессора до тех пор, пока не будет встречена директива `.branch` или не будет достигнут конец текущей секции.

Директива `.wait` не требует никаких дополнительных параметров. Она может быть использована только внутри секции кода.

По умолчанию в программе бит параллельности сброшен в 0. Если при помощи директивы `.branch` был включен режим параллельного исполнения инструкций процессора, то `.wait` сбрасывает его. В результате каждая инструкция процессора,



прежде чем выполниться, будет дожидаться выполнения предыдущей.

Пример использования директивы см. 2.7.2 Директива `.branch`.

### 2.7.8 Директивы `.nm6403`, `.nm6405` и `.nm64revision`

Директивы `.nm6403`, `.nm6405` заставляют транслятор убедиться, что исходный текст транслируется для подходящей версии процессора. Используйте как меру предосторожности, чтобы гарантировать, что программу не будут компилировать для той версии процессора, с которой она несовместима.

Текущий режим можно узнать, проверив значение предопределенного символа `.nm64revision`. Это значение – число от 3 до 5.

Пример:

```
// Запустить таймер
.if .nm64revision=3;
// [function ... function + fend - fbegin
```

### 2.7.9 Директивы Отладочной Информации

#### 2.7.9.1 Директива `.debug_arange`

Директива `.debug_arange` добавляет информацию о диапазонах адресов, описанных в текущей единицы компиляции CU (Compilation Unit) для быстрого поиска по адресу. У директивы два параметра: адрес и длина. Адрес – перемещаемый в целевом пространстве. Соответственно, значением этого параметра может быть только выражение, вычисляемое как перемещаемое.

Пример:

```
.debug_arange function, fend - fbegin;
// диапазон адресов:
// [function ... function + fend - fbegin]
// принадлежит коду, описанному в данной CU.
```

#### 2.7.9.2 Директивы `.debug_die` и `.debug_die_child`

Создают новый элемент хранения отладочной информации DIE (Debug Information Entry) в текущей CU. Директива `.debug_die` создает DIE как брата предыдущего DIE. Директива `.debug_die_child` создает DIE как сына предыдущего DIE.

Первый параметр директивы содержит идентификатор, используемый ассемблером в качестве метки DIE для ссылок на текущий DIE из других отладочных директив. Эта метка никак не связана с именем DIE, которое является значением атрибута `DW_AT_name`.

Второй параметр директивы содержит целочисленный тег типа DIE. Значения различных тегов заданы в описании формата DWARF. В макробιβотеке dwarf\_ct.mlb, поставляемой вместе с бιβотекой, для каждой величины стандарта DWARF определены константы, имена которых совпадают с используемыми в стандарте. Как и в стандарте, имена тегов начинаются с DW\_TAG\_. В дальнейшем описании вместо численных значений будут использованы имена.

Остальные параметры директивы представляют собой список описаний атрибутов DIE:

имя, форма, значение,

имя, форма, значение, ...

**Имя атрибута** является константным выражением. В качестве символьного имени можно использовать имена, определённые в стандарте DWARF (в dwarf\_ct.mlb). Стандартные имена атрибутов начинаются с DW\_AT\_.

**Форма** - служебное слово, задающее форму, в которой представлено значение атрибута. Возможные формы атрибутов DIE представлены в Табл. 2-9.

Табл. 2-9 Формы атрибутов DIE.

ФОРМА	ОПИСАНИЕ
ref	Ссылка на другую DIE.
addr	Адрес в целевом пространстве.
flag	Флаг.
uconst	Константа без знака.
sconst	Константа со знаком.
block	Блок данных.
locdesc	Описатель местоположения.
string	Символьная строка.

**Значение** - значение атрибута, которое зависит от формы атрибута DIE, может иметь различный смысл (см. Табл. 2-10.)

Табл. 2-10 Связь значений атрибутов DIE с их формой.

ФОРМА	ЗНАЧЕНИЕ	ПРИМЕЧАНИЕ
ref	Метка DIE (первый параметр какой-либо DIE).	Ассемблер формирует значение этого атрибута как смещение DIE, на которую была ссылка,

		относительно CU в секции объектного файла с именем ".debug_info".
addr	Перемещаемый адрес в целевом пространстве.	Ассемблер обрабатывает его как и все перемещаемые адреса в программе. Значением атрибута может служить либо метка, либо переменная, либо адресное выражение.
flag	Константа размером в один байт.	
uconst, sconst	Константа, понимаемая, как число без знака или со знаком, соответственно.	
block	Блок данных, т.е. не интерпретируемая последовательность байтов, перечисленных через запятую в фигурных скобках.	Значения в фигурных скобках могут быть либо константами, понимаемыми как байты, либо адресными выражениями.
locdesc	Последовательность команд абстрактной стековой машины, определяющая местоположение объекта, описываемого DIE.	Вся последовательность должна быть заключена в фигурные скобки, кроме того, каждая команда, состоящая из трёх констант (возможно адресных), также должна быть заключена в фигурные скобки: {{12,23,24},{24,24,0},...}
string	Символьная строка.	Любые символьные строки, используемые в отладочных командах, должны заключаться в одинарные кавычки, иначе, в соответствии с правилами ассемблера, каждый символ строки в отладочной информации будет представляться четырьмя байтами.

Примеры псевдокоманды .debug\_\*die\*:

```
.debug_root_die die1856, DW_TAG_compile_unit,
    DW_AT_name,string,'myfile.c',
    DW_AT_producer,string,'Compiler: version 13',
    DW_AT_compdir,string,'/home/mydir/src',
    DW_AT_language,flag,1,           //DW_LANG_C89
```

```
DW_AT_low_pc,addr,start // start – это метка
DW_AT_high_pc,addr,start + 138;

.debug_die_child die78235, DW_TAG_base_type,
  DW_AT_name,string,'char',
  DW_AT_encoding,flag,8, //DW_ATE_unsigned_char
  DW_AT_byte_size,flag,1;

.debug_die die1234, TAG_pointer_type
  DW_AT_type,ref,die78235;
.debug_die_endchild;
.debug_die die21, TAG_typedef
  AT_name,string,'POINTER',
  AT_type,ref,die1234;
```

### 2.7.9.3 Директива .debug\_die\_endchild

Завершает текущий уровень дерева DIE, происходит переход на уровень выше (к отцу последних DIE), следующий DIE будет братом отца последнего DIE.

Команда не имеет параметров.

### 2.7.9.4 Директивы .debug\_start\_sequence и .debug\_end\_sequence

Директивы .debug\_start\_sequence и .debug\_end\_sequence ограничивают куски непрерывного кода программы. Команды .debug\_line могут встречаться только между этих ограничителей.

Команды не имеют параметров.

### 2.7.9.5 Директива .debug\_frame\_cie

Добавляет новую запись (Call Information Entry) к информации о стеке вызова.

Параметры:

- строка-информация о функции, порождающей CIE,
- выравнивание кода,
- выравнивание данных,
- номер регистра адреса возврата,
- список команд абстрактной машины – инструкции, содержащиеся в CIE (записываются в фигурных скобках).

Пример:

```
.debug_frame_cie 'func()',2,2,7, {{1,2,3},{4,5,0}};
```

### 2.7.9.6 Директива .debug\_frame\_fde

Добавляет новую запись (Frame Description Entry) к информации о стеке вызова.

Параметры:

- порядковый номер соответствующей CIE,
- адрес в целевом пространстве начала данной функции,
- длина кода функции,
- список команд абстрактной машины – инструкции, содержащиеся в FDE (в фигурных скобках).

Пример:

```
.debug_frame_fde 1, addr, 2056, {{1,2,6},{45,7,4}};
```

#### 2.7.9.7 Директива .debug\_line

Директива .debug\_line добавляет информацию о номере строки, соответствующей данному адресу.

Формат записи:

```
.debug_line    <номер строки>  
               [ , <индекс файла> ]  
               [ , <номер колонки> ]
```

Индекс файла должен быть назначен ранее командой .debug\_source\_file. Индекс файла может отсутствовать, означая, что он тот же, что и у предыдущей команды .debug\_line. Самая первая команда .debug\_line должна иметь индекс файла. В качестве адреса строки ассемблер использует текущий адрес. Вместе со вторым параметром (индексом файла) может быть опущен и третий параметр (номер столбца), тогда номер столбца в данной строке считается неопределенным.

Пример:

```
.debug_line    10,5,6;    // 10-я строка 5-го файла  
.debug_line    11;        // 11-я строка того же файла.
```

#### 2.7.9.8 Директива .debug\_pubname

Директива .debug\_pubname добавляет имя глобального символа и ссылку на DIE, содержащую информацию об этом символе, в секцию .debug\_pubname для ускорения поиска по символу.

У команды два параметра:

- имя символа в виде символьной строки;
- ссылка на DIE в виде метки DIE.

Пример:

```
.debug_pubname 'TBigArray::find',die123;
```

### 2.7.9.9 Директива `.debug_root_die`

Создает компиляционную единицу CU (Compilation Unit), и добавляет в нее корневую DIE, содержащую в себе атрибуты CU в целом. Все последующие директивы `.debug_die` создают новые DIE в CU. Параметры у данной директивы такие же, как и у `.debug_die`, т.к. тоже описывают DIE. Эта директива отделена от `.debug_die` чтобы логически выделить корневую DIE.

Компилятором ассемблера поддерживается существование только одной компиляционной единицы, поэтому повторное вхождение директивы `.debug_root_die` не допускается.

### 2.7.9.10 Директива `.debug_source_directory`

Директива `.debug_source_directory` имеет два параметра:

- индекс каталога;
- строку-путь к каталогу.

Индекс файла имеет лишь информативное значение и должен совпадать с порядковым номером команды `.debug_source_directory` (среди всех таких команд), нумерация начинается с единицы.

Все исходные файлы должны быть доступны по одному из каталогов заданных командой `.debug_source_directory`.

Пример:

```
.debug_source_directory    3, '/user/myfiles/';
```

### 2.7.9.11 Директива `.debug_source_file`

Директива `.debug_source_file` имеет пять параметров:

- индекс файла,
- индекс каталога,
- строка-имя,
- размер,
- дата файла исходного текста.

Размер и дата, хотя и являются обязательными, однако их правильность никак не проверяется, эта информация может использоваться отладчиком. Все исходные файлы должны быть описаны командами `.debug_source_file`. Индекс файла используется псевдокомандами для указания на файлы. Индекс каталога должен быть задан ранее командой `.debug_source_directory`.

Пример:

```
.debug_source_file    6, 3, 'myfile.c', 1352, 19071996;
```

## 2.8 Псевдофункции

В язык ассемблера для NM6403 введено несколько псевдокоманд, облегчающих запись и вычисление константных выражений программы и повышающих ее наглядность.

Псевдофункции обрабатываются на этапе ассемблирования. В качестве входных данных они используют константу или константное выражение. Результатом их работы также является константа, которая затем используется для инициализации переменных, модификации регистров, адресации.

Псевдофункции могут рассматриваться как часть константных выражений, поэтому они могут использоваться в выражениях как внутри секций, так и вне их.

В языке ассемблера могут использоваться следующие псевдофункции:

Табл. 2-11 Сводная таблица псевдофункций языка ассемблера.

ПСЕВДОФУНКЦИИ	ОПИСАНИЕ
double	Преобразование 64-х разрядного числа с плавающей точкой во внутреннее представление (IEEE-754).
float	Преобразование 32-х разрядного числа с плавающей точкой во внутреннее представление (IEEE-754).
hiword	Получение старшей части 64-х разрядного слова.
loword	Получение младшей части 64-х разрядного слова.
offset	Получение смещения поля структуры относительно ее начала.
sizeof	Получение размера объекта данных.

### 2.8.1 Функция loword

Функция loword служит для получения младшей части 64-разрядного слова, выраженного при помощи константы или константного выражения.

Следующий пример демонстрирует способ ее использования:

```
begin ".text"
...
gr0 = loword(0f0f0f0ff0f0hl * 5);
...
end ".text";
```

Данная функция возвращает 32-х разрядное значение.

С логической точки зрения функция loword не может быть использована при вычислении адресного выражения, поскольку по

своей природе адресные выражения не могут давать результат, количество значимых битов в котором превышает 32.

### 2.8.2 Функция hiword

Функция hiword служит для получения старшей части 64-разрядного слова, выраженного при помощи константы или константного выражения.

Следующий пример демонстрирует способ ее использования:

```
begin ".text"
    ...
    gr0 = hiword(0f0f0f0ff0f0hl * 5);
    ...
end ".text";
```

Данная функция возвращает 32-х разрядное значение.

Функция hiword не может быть использована при вычислении адресного выражения, поскольку по своей природе адресные выражения не могут давать результат, количество значимых битов в котором превышает 32.

### 2.8.3 Функция sizeof

Функция sizeof служит для получения реального размера переменной указанного типа с учетом всевозможных выравниваний и внутренней структуры.

Результатом работы данной функции является размер указанного типа данных в 32-х разрядных словах.

Приведем пример использования sizeof():

```
struct S          // объявление типа структуры.
    Var1: word;    // короткое слово, после него перед
    Var2: long;    // длинным образуется промежуток.
    Var3: word[4];
end S;
begin ".text"
    gr0 = sizeof(S); // полученный результат: 8 слов.
end ".text";
```

В качестве входного параметра функции sizeof подается имя типа, а не имя переменной данного типа. Приведем примеры правильного и неправильного использования sizeof:

- правильное использование, в качестве аргумента подано имя типа:

```
gr0 = sizeof(S) + 10;
```

- неправильное использование, потому что в качестве аргумента вместо имени типа подано имя переменной:

```
gr0 = sizeof(Dest) + 10;
```



### 2.8.4 Функция offset

Функция `offset` служит для получения смещения указанного поля в указанной структуре с учетом возможного выравнивания.

Результатом работы функции является размер смещения поля от адреса начала структуры в 32-х разрядных словах.

Данная функция полезна для доступа к полям структуры адресуемой через регистр.

Приведем пример использования функции `offset`:

```
struct S
    Var1: word;
    Var2: long;
end S;
...
data ".data"
    VarStruct: S = (1, -11,);
end ".data";
...
begin ".text"
    // заносим адрес структурной переменной в регистр.
    ar0 = VarStruct;
    // читаем поле структуры.
    ar1, gr1 = [ ar0 += offset(S, Var2) ];
end ".text";
```

В качестве входного параметра функции `offset` подается имя типа, а не имя переменной данного типа. Приведем примеры правильного и неправильного использования `offset`:

- правильное использование, в качестве аргумента подано имя типа:

```
gr0 = offset(S, Var2) + 10;
```

- неправильное использование, потому что в качестве аргумента вместо имени типа подано имя переменной:

```
gr0 = sizeof(VarStruct, Var2) + 10;
```

### 2.8.5 Функция float

Функция `float` переводит переменную, записанную в формате числа с плавающей точкой во внутреннее 32-х разрядное представление, выбранное в соответствии с IEEE-754.

Операции с плавающей точкой аппаратно не поддерживаются процессором, поэтому вся арифметика чисел с плавающей точкой реализована в виде библиотеки функций, входящей в состав `libc.lib`.

Ассемблер использует формат IEEE-754 для внутреннего представления чисел с плавающей точкой.

Приведем пример использования функции `float`:

```
Float1: word = float( 1.57 ) - float(-4.32E2);
Float2: word = float( -4.98 ) + float(5.51E2);
Float2: word = float( -2.23E-3 ) + float(5.51E-2);
```

В приведенных примерах использованы все возможные форматы представления чисел с плавающей точкой, поддерживаемые процессором.

Формат вещественного числа:

[+|-]num[.num]E[+|-]num], где num – десятичные числа.

Или

[+|-]num.num

### 2.8.6 Функция double

Функция double переводит переменную, записанную в формате числа с плавающей точкой во внутреннее 64-х разрядное представление, выбранное в соответствии с IEEE-754.

Функция double аналогична функции float, с той поправкой, что в отличие от float функция double оперирует с 64-х разрядными числами.

## 2.9 Использование макросов в языке ассемблера

### 2.9.1 Синтаксис

Определение макроса:

```
macro имя_макроса ( [параметр1 [, параметр2 ...]] )
    последовательность_элементов
end имя_макроса;
```

Вызов макроса:

```
имя_макроса( [параметр1 [, параметр2 ...]] );
```

Объявление внешних макросов, импорт из макробиблиотек:

```
import [имя_макроса1 [, имя_макроса2 ...]] from
имя_библиотеки;
```

### 2.9.2 Описание

Здесь имя\_макроса – произвольный идентификатор. Формальные параметры макроса (если макрос имеет параметры) также должны быть идентификаторами.

Полная синтаксическая и семантическая проверка тела макроса производится только при подстановке, с учётом контекста подстановки и фактических параметров вызова.

В качестве подстановочных параметров могут быть использованы практически любые конструкции, за исключением запятых (допускаются запятые внутри круглых скобок) и непарных круглых скобок.

Примечание: *передать в макрос известную программную сущность не по значению, а по имени, невозможно. Нельзя, к примеру, передать в макрос имя переменной времени компиляции для её изменения внутри тела макроса.*

Примечание: *передача ещё не определённого идентификатора даёт возможность для создания внутри макроса новых программных сущностей, именованных заданным образом:*

```
macro entry_point( name )
<name>
    nul 10;
    call subroutine;
end entry_point;
```

Определения макросов могут быть расположены в любом месте ассемблерного текста, однако предпочтительнее помещать их вне секций, в начале файла.

Подстановка макроса возможна в любом месте программы, где разрешено использование всех содержащихся в макросе конструкций. Например, макрос, содержащий инструкции, не может быть вызван вне секций.

Внутри тела макроса возможно использование блоков условной компиляции.

Допускается рекурсивный вызов макроса.

### 2.9.3 Использование меток в макросах

Использование меток в макросах имеет следующее ограничение - макрос, в теле которого имеется определение метки, может быть инстанцирован (подставлен) только один раз, так как при последующих подстановках будет возникать ошибка повторного определения метки с тем же именем.

Для преодоления данного ограничения в языке существует механизм собственных меток макросов - метка, объявленная внутри макроса со спецификатором `own`, обрабатывается особым образом так, чтобы в каждой подстановке макроса данная метка имела уникальное среди всех подстановок данного макроса имя. Например:

```
macro FEQ ( Res, Arg1, Arg2 )
extern FCmp :label;
own Cont :label;

    ar5 = sp;
    sp += 2;
    [ ar5++ ] = Arg1;
```

```
[ ar5 ] = Arg2;  
call FCmp;  
if carry delayed skip Cont  
    with Res = false noflags;  
sp -= 2;  
// cond. skip Cont  
if <>0 skip Cont;  
Res++;  
<Cont>  
end FEQ;
```

Макрос `FEQ( )`, использующий собственную метку `Cont` для организации внутреннего ветвления, может инстанцироваться более одного раза.

Использование спецификатора `own` при объявлении метки, возможно, только внутри тела макросов.

Вообще, “own” позволяет создавать и другие локальные сущности, например константы, с уникальными (в пределах исходного файла) именами, т.е. при каждой подстановке макроса создается новый объект.

### 2.9.4 Импорт макросов из макробиблиотек.

Возможность использования макросов из внешних макробиблиотечных файлов на уровне языка реализует директива `import from`.

Объявление внешних макросов с помощью директивы импорта предписывает ассемблеру включить определения указанных макросов из некоторой внешней макробиблиотеки. *имя\_библиотеки* считается чистым именем файла макробиблиотеки; оно должно быть задано без пути и может быть задано без расширения, если расширение файла библиотеки не отличается от стандартного (`.mlb`).

Список включаемых макросов может быть опущен, в этом случае включаются все макросы указанной библиотеки.

Примеры объявлений внешних макросов:

```
import mode_constants from com_decl.mlb;  
  
import mode_constants, irqtab_layout from  
com_decl.mlb;  
  
import from com_decl.mlb;
```

Здесь первая директива включает из библиотеки `com_decl.mlb` один, указанный, макрос, вторая - два макроса, третья - все макросы библиотеки.

Поиск макробиблиотек производится сначала в текущем каталоге, а затем, в порядке следования, в каталогах, указанных ключами командной строки ассемблера -I.

Примечание: *Информация о порядке создания макробιβлиотек с помощью специального режима работы ассемблера, а также о параметрах вызова, дана в документе: ЮФКВ.30047-01 95 01.Кросс-средства разработки программ. Руководство пользователя.*

Примечание: *Возможна ситуация, когда в новой версии ассемблера макросы из созданной в предыдущей версии макробιβлиотеки будут интерпретироваться некорректно, в этом случае необходимо перекомпилировать макробιβлиотеку.*



## 3 Регистры

В данном разделе рассматриваются три группы регистров процессора NM6403:

- адресные регистры;
- регистры общего назначения;
- специальные регистры;
- векторные регистры.

Адресные и регистры общего назначения образуют группу основных регистров.

Процессор NM6405 содержит другой набор специальных регистров см. описание процессора NM6405.

Кроме того, на процессоре NM6405 сняты ограничения по группам адресных регистров (см. 3.1).

### 3.1 Основные регистры

К основным регистрам процессора относятся адресные регистры и регистры общего назначения, то есть те, которые используются в большинстве вычислительных операций процессора.

Всего имеется 8 адресных регистров и 8 регистров общего назначения (см. Табл. 3-1). Все они 32-х разрядные, доступны как по чтению, так и по записи.

Табл. 3-1 Основные регистры процессора NM6403.

АДРЕСНЫЕ РЕГИСТРЫ	РЕГИСТРЫ ОБЩЕГО НАЗНАЧЕНИЯ
ar0	gr0
ar1	gr1
ar2	gr2
ar3	gr3
ar4	gr4
ar5	gr5
ar6	gr6
ar7(sp)	gr7

### 3.1.1 Адресные регистры

Адресные регистры делятся на две равноправные группы. В первую входят `ar0 .. ar3`, а во вторую `ar4..ar7`. Это связано с наличием двух адресных устройств в процессоре.

На процессоре NM6405 все адресные регистры относятся к одной группе и, соответственно, он не имеет ограничений по использованию адресных регистров.

Существуют ограничения на возможность использовать адресные регистры из разных групп в одной процессорной инструкции. Более подробные замечания на этот счет будут даны в разделе, описывающем операции модификации адресных регистров (см. пункт 5.1.7).

Адресные регистры могут использоваться только в левой части ассемблерной инструкции (см. подразделы 5.1 Скалярные инструкции NM6403 и 5.2 Векторные инструкции NM6403).

Примеры использования адресных регистров:

```
ar0 = ar5;           // копирование.
ar2 = ar3 + gr3;      // модификация.
[ar4++] = gr7 with gr7 -= gr4; // запись в память.
```

Адресный регистр `ar7` используется процессором в качестве указателя стека адресов возврата `sp(Stack Pointer)`. Это обозначает, что `ar7` модифицируется автоматически, когда происходит вызов функции или прерывания, возврат из функции, из прерывания.

### 3.1.2 Регистры общего назначения

Регистры общего назначения в отличие от адресных не имеют деления на группы, могут использоваться как в левой, так и в правой частях ассемблерной инструкции. С их помощью можно выполнять арифметические и логические преобразования, адресоваться по памяти.

Хотя регистры общего назначения могут использоваться для адресации по памяти, например:

```
[gr0] = gr4; // запись значения регистра gr4 в память
           // по адресу, хранящемуся в gr0.
```

однако адресные регистры обладают в этом смысле значительно более широкими возможностями.

Примеры использования регистров общего назначения:

```
gr0 = gr5;           // копирование.
gr2 = gr1 + gr3;      // модификация.
[ar4++] = gr7 with gr7 -= gr4; // запись в память.
```

#### Примечание

В процессоре NM6403 не предусмотрены специальные регистры для организации программных циклов.



### 3.1.3 Регистровые пары

Каждому адресному регистру поставлен в соответствие регистр общего назначения с тем же номером. Таким образом образуются пары, которые в дальнейшем будут называться регистровыми парами.

Регистровые пары часто используются в инструкциях процессора, осуществляющих копирование, чтение/запись в память 64-х разрядных данных, некоторые виды адресных операций.

Приведем пример загрузки из памяти в регистровую пару 64-х разрядного значения:

```
ar0, gr0 = [ar1++]; // чтение 64-х разрядного слова.
```

Еще один пример использования регистровых пар встречается в некоторых методах адресации, например:

```
[ar0+=gr0] = gr4; // запись в память с модификацией.
```

Непарные регистры не могут использоваться в подобных операциях. Иными словами:

```
ar0, gr1 = [ar1++]; // неправильная инструкция.
[ar0+=gr1] = gr4;   // неправильная инструкция.
```

### 3.2 Специальные регистры NM6403

Процессор NM6403 содержит большое количество специальных регистров, которые позволяют осуществлять управление отдельными вычислительными, коммуникационными, коммутационными блоками, входящими в его состав.

Далее приводится список специальных регистров процессора в форме таблицы (см. Табл. 3-2), а затем даются комментарии по их использованию и правила работы с ними.

Табл. 3-2 Сводная таблица специальных регистров процессора NM6403.

НАИМЕНОВАНИЕ	ОПИСАНИЕ	ПРИМЕЧАНИЕ
gmicr	Регистр управления интерфейсом с глобальной шины.	32 бита.
ica0, icc0	Регистр адреса и счетчик данных канала приема через нулевой коммуникационный порт.	Парные регистры, 32 бита каждый.
ica1, icc1	Регистр адреса и счетчик данных канала приема через первый коммуникационный порт.	Парные регистры, 32 бита каждый.
intr	Регистр запросов на прерывание и прямой доступ к памяти (ПДП).	32 бита.
lmicr	Регистр управления интерфейсом с локальной шины.	32 бита.

osa0, oss0	Регистр адреса и счетчик данных канала передачи через нулевой коммуникационный порт.	Парные регистры, 32 бита каждый.
osa1, oss1	Регистр адреса и счетчик данных канала передачи через первый коммуникационный порт.	Парные регистры, 32 бита каждый.
pc	Счётчик команд.	32 бита.
pswr	Регистр слова состояния процессора.	32 бита.
t0, t1	Регистры управления таймерами.	32 бита.

### 3.2.1 Регистр gmicr

Регистр `gmicr` имеет разрядность 32 бита. С его помощью осуществляется управление доступом к внешней памяти через глобальную шину. Путем конфигурирования данного регистра программист может открыть доступ по глобальной шине к одному или двум банкам памяти, различающимся типом, страничной организацией и динамическими параметрами.

Регистр `gmicr` доступен как для чтения, так и для записи.

Он в обязательном порядке должен быть установлен при загрузке прикладной исполняемой программы в память процессора. Обычно его установкой занимается загрузчик, входящий в состав библиотеки загрузки и обмена.

#### Примечание

*Пользователь вправе самостоятельно изменять содержимое регистра `gmicr`. Однако при этом необходимо соблюдать предосторожность, поскольку неправильно сконфигурированный регистр не позволит процессору корректно осуществлять доступ к глобальной памяти, что может привести к зависанию программы.*

В приведенной ниже таблице Табл. 3-3 содержится информация о полях регистра `gmicr`.

Табл. 3-3 Формат регистра управления интерфейсом с глобальной шиной `GMICR`.

31 30 29 28	27 26 25 24	23 22 21 20	19 18	17 16	15 14 13 12 11	10 9 8 7 6	5 4	3	2	1 0
BOUND	PAGE1	PAGE0	TYPE1	TYPE0	TIME1	TIME0	TRAS	RDY1	RDY0	SHMEM

Далее следует более подробное описание полей регистра `gmicr`.

#### Поле **BOUND**

Поле `BOUND` задает разбиение адресного пространства глобальной шины на банки 0 и 1. Оно определяет наличие банка 1

(банк 0 существует всегда), адрес начала банка 1, его размер. Биты, которые оно занимает в регистре `gmiscr`, отмечены серым:

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0

В приведенной ниже таблице Табл. 3-4. содержится информация о зависимости размеров банков и начальных адресов их расположения в глобальной памяти от комбинации битов в поле `BOUND` регистра `gmiscr`.

Табл. 3-4 Разбиение адресного пространства глобальной шины на банки 0 и 1, задаваемое полем `BOUND` регистра `gmiscr`.

BOUND	РАЗМЕР БАНКА 0 (64 БИТА)	АДРЕСНОЕ ПРОСТРАНСТВО БАНКА 0	РАЗМЕР БАНКА 1 (64 БИТА)	АДРЕСНОЕ ПРОСТРАНСТВО БАНКА 1
0000	$2^{15} = 32\text{K}$	80000000 - 8000FFFF	32K	80010000 - FFFFFFFF
0001	$2^{16} = 64\text{K}$	80000000 - 8001FFFF	64K	80020000 - FFFFFFFF
0010	$2^{17} = 128\text{K}$	80000000 - 8003FFFF	128K	80040000 - FFFFFFFF
0011	$2^{18} = 256\text{K}$	80000000 - 8007FFFF	256K	80080000 - FFFFFFFF
0100	$2^{19} = 512\text{K}$	80000000 - 800FFFFF	512K	80100000 - FFFFFFFF
0101	$2^{20} = 1\text{M}$	80000000 - 801FFFFF	1M	80200000 - FFFFFFFF
0110	$2^{21} = 2\text{M}$	80000000 - 803FFFFF	2M	80400000 - FFFFFFFF
0111	$2^{22} = 4\text{M}$	80000000 - 807FFFFF	4M	80800000 - FFFFFFFF
1000	$2^{23} = 8\text{M}$	80000000 - 80FFFFFF	8M	81000000 - FFFFFFFF
1001	$2^{24} = 16\text{M}$	80000000 - 81FFFFFF	16M	82000000 - FFFFFFFF
1010	$2^{25} = 32\text{M}$	80000000 - 83FFFFFF	32M	84000000 - FFFFFFFF
1011	$2^{26} = 64\text{M}$	80000000 - 87FFFFFF	64M	88000000 - FFFFFFFF
1100	$2^{27} = 128\text{M}$	80000000 - 8FFFFFFF	128M	90000000 - FFFFFFFF
1101	$2^{28} = 256\text{M}$	80000000 - 9FFFFFFF	256M	A0000000 - FFFFFFFF
1110	$2^{29} = 512\text{M}$	80000000 - BFFFFFFF	512M	C0000000 - FFFFFFFF
1111	$2^{30} = 1\text{G}$	80000000 - FFFFFFFF	0	-

Поле `PAGE1`

Поле PAGE1 задает размер страницы памяти для банка 1 глобальной памяти. Биты, которые оно занимает в регистре `gmicr`, отмечены серым:

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0

В приведенной ниже таблице Табл. 3-5 содержится информация о зависимости размеров страницы памяти банка 1 глобальной памяти от комбинации битов в поле PAGE1 регистра `gmicr`.

Табл. 3-5 Размеры страниц памяти, задаваемые полями PAGE(0,1).

ПОЛЕ PAGE(0,1)	РАЗМЕР СТРАНИЦЫ ПАМЯТИ (В 64-Х БИТНЫХ СЛОВАХ)
0000	$2^8 = 256$ слов
0001	$2^9 = 512$ слов
0010	$2^{10} = 1\text{К}$ слов
0011	$2^{11} = 2\text{К}$ слов
0100	$2^{12} = 4\text{К}$ слов
0101	$2^{13} = 8\text{К}$ слов
0110	$2^{14} = 16\text{К}$ слов
0111	$2^{15} = 32\text{К}$ слов
1000	$2^{16} = 64\text{К}$ слов
1001	$2^{17} = 128\text{К}$ слов
1010	$2^{18} = 256\text{К}$ слов
1011	$2^{19} = 512\text{К}$ слов
11xx	Резервная комбинация

**Примечание** Комбинации битов 1000 и старше (последние 5 строк таблицы) могут использоваться только при работе со статической памятью (SRAM).

#### Поле PAGE0

Поле PAGE0 задает размер страницы памяти для банка 0 глобальной памяти. Биты, которые оно занимает в регистре `gmicr`, отмечены серым:

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0

В таблице Табл. 3-5 содержится информация о зависимости размеров страницы памяти банка 0 глобальной памяти от комбинации битов в поле PAGE0 регистра `gmicr`.

#### Поле TYPE1

Поле TYPE1 определяет тип памяти, используемой для банка 1 глобальной памяти. Биты, которые оно занимает в регистре `gmicr`, отмечены серым:

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0

Поле может принимать 4 различных значения.

00 используется для доступа к статической памяти SRAM.

01, 10, 11 используются для доступа к динамической памяти DRAM.

Более подробная информация о различиях в типах динамической памяти содержится в документе: **ЮФКВ .43 282.00 Д1. Архитектура. NeuroMatrix®NM6403. Руководство пользователя.**

#### Поле TYPE0

Поле TYPE0 определяет тип памяти, используемой для банка 0 глобальной памяти. Биты, которые оно занимает в регистре `gmicr`, отмечены серым:

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0

Поле может принимать 4 различных значения.

00 используется для доступа к статической памяти SRAM.

01, 10, 11 используются для доступа к динамической памяти DRAM.

Более подробная информация о различиях в типах динамической памяти содержится в документе: **ЮФКВ .43 282.00 Д1. Архитектура. NeuroMatrix®NM6403. Руководство пользователя.**

#### Поле TIME1

Поле TIME1 определяет временные параметры циклов обращения к банку 1 глобальной памяти. Биты, которые оно занимает в регистре `gmicr`, отмечены серым:

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0

Циклы адресации памяти включают в себя от 1 до 5 фаз. Типы этих фаз и их программируемые длительности приведены в Табл. 3-6.

Табл. 3-6 Длительности фаз цикла обращения к памяти.

ФАЗА ЦИКЛА ОБРАЩЕНИЯ К ПАМЯТИ	ДЛИТЕЛЬНОСТЬ ФАЗЫ
-------------------------------	-------------------

Обозначение	Наименование	Обозначение	DRAM	SRAM
RP	Фаза сброса сигналов <input type="text"/> и <input type="text"/> .	$T_{RP}$	(1-2)T	1T
PAGE	Фаза адресации страницы памяти.	$T_{PAGE}$	(1-2)T	1T
CP	Пассивная фаза адресации ячейки памяти.	$T_{CP}$	(0-1)T	(0-3)T
CA	Активная фаза адресации ячейки памяти.	$T_{CA}$	(1-2)T	(1-4)T
BE	Фаза перехода выходов памяти в высокоимпедансное состояние.	$T_{BE}$	(1-2)T	(1-2)T

Далее приводится некоторая справочная информация, комментирующая отдельные положения, приведенные в таблице:

- Длительность  $T$  соответствует одному процессорному такту.
- Фаза CP является опциональной. Если ее длительность  $T_{CP}$  задана равной 0, то данная фаза не будет встречаться ни в одном из циклов адресации памяти.
- Длительность фаз RP и PAGE в циклах адресации SRAM не программируется пользователем и всегда равна одному процессорному такту.

Формат поля TIME1 зависит от того, какой тип памяти используется, SRAM или DRAM.

Далее в таблице Табл. 3-7 приводится формат поля TIME1 в случае использования статической памяти SRAM, а в Табл. 3-8 его формат в случае использования динамической памяти DRAM.

Табл. 3-7 Форматы полей TIME0 и TIME1 регистра `gmicr(lmicr)` для SRAM.

БИТЫ ПОЛЯ TIME1	БИТЫ ПОЛЯ TIME0	ОБОЗНАЧЕНИЕ	ДЛИТЕЛЬНОСТЬ ФАЗЫ	
15	10	$T_{BE}$	0 1	2T 1T
14	9	$T_{CP}$	00	3T
13	8		01	2T
			10	1T
			11	0T
12	7	$T_{CA}$	00	4T
11	6		01	3T
			10	2T
			11	1T

Табл. 3-8 Форматы полей TIME0 и TIME1 регистра gmicr(lmicr) для DRAM.

БИТЫ ПОЛЯ TIME1	БИТЫ ПОЛЯ TIME0	ОБОЗНАЧЕНИЕ	ДЛИТЕЛЬНОСТЬ ФАЗЫ	
15	10	T <sub>BE</sub>	0 1	2T 1T
14	9	T <sub>PAGE</sub>	0 1	2T 1T
13	8	T <sub>CP</sub>	0 1	1T 0T
12	7	T <sub>RP</sub>	0 1	2T 1T
11	6	T <sub>CA</sub>	0 1	2T 1T

Более подробная информация о различиях временных параметрах доступа к различным типам памяти содержится в документе: **ЮФКВ .43 282.00 Д1. Архитектура. NeuroMatrix®NM6403. Руководство пользователя.**

#### Поле TIME0

Поле TIME0 определяет временные параметры циклов обращения к банку 0 глобальной памяти. Биты, которые оно занимает в регистре gmicr, отмечены серым:

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0

Структура поля TIME0 идентична структуре поля TIME1, содержит аналогичное число циклов адресации, определяет те же фазы (см. Табл. 3-6) и времена доступа к различным типам памяти (см. Табл. 3-7 и Табл. 3-8).

Более подробная информация о различиях временных параметрах доступа к различным типам памяти содержится в документе: **ЮФКВ .43 282.00 Д1. Архитектура. NeuroMatrix®NM6403. Руководство пользователя.**

#### Поле TRAS

Поле TRAS определяет длительность активного уровня сигнала ☐. Биты, которые оно занимает в регистре gmicr, отмечены серым:

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0

Ниже приведена Табл. 3-9, в которой отражается зависимость длительности активного уровня сигнала ☐ от значения поля TRAS.

Табл. 3-9 Длительность активного уровня сигнала RAS.

ЗНАЧЕНИЕ ПОЛЯ TRAS	ДЛИТЕЛЬНОСТЬ В ТАКТАХ ( $T_{RAS}$ )
00	4 такта
01	3 такта
10	2 такта
11	1 такт

**Примечание** Если в обоих полях TYPE0 и TYPE1 указан тип памяти SRAM, то поле TRAS может принимать любое значение, поскольку оно не повлияет на доступ к памяти.

Более подробная информация о регенерации динамической памяти содержится в документе: **ЮФКВ .43 282.00 Д1. Архитектура. NeuroMatrix®NM6403. Руководство пользователя.**

#### Поле RDY1

Поле RDY1 определяет условие окончания цикла обращения к памяти банка 1:

- 0 - только по внутреннему счетчику;
- 1 - по внутреннему счетчику с учетом внешнего сигнала готовности.

Биты, которые оно занимает в регистре gmicr, отмечены серым:

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0

#### Поле RDY0

Поле RDY0 определяет условие окончания цикла обращения к памяти банка 0:

- 0 - только по внутреннему счетчику;
- 1 - по внутреннему счетчику с учетом внешнего сигнала готовности.

Биты, которые оно занимает в регистре gmicr, отмечены серым:

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0

**Примечание** Если в поле SHMEM (см. ниже) указан один из типов



*многопроцессорной конфигурации, то значения полей RDY1 и RDY0 не влияют на доступ к памяти и могут иметь произвольное значение.*

### Поле SHMEM

Поле SHMEM определяет конфигурацию глобальной шины при работе с разделяемой памятью:

- 00 - многопроцессорная конфигурация первого типа (банк 0 - "общий", банк 1 - "общий");
- 01 - многопроцессорная конфигурация второго типа (банк 0 - "свой", банк 1 - "общий");
- 10 - многопроцессорная конфигурация третьего типа (банк 0 - "свой", банк 1 - "чужой");
- 11 - однопроцессорная конфигурация.

Биты, которые оно занимает в регистре smicr, отмечены серым:

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0

Более подробная информация о конфигурациях разделяемой памяти содержится в документе: **ЮФКВ .43 282.00 Д1. Архитектура. NeuroMatrix®NM6403. Руководство пользователя.**

## 3.2.2 Регистры управления коммуникационными портами (isa, iss) (osa, oss)

### Общие сведения о коммуникационных портах процессора

Процессор NM6403 имеет два коммуникационных порта, совместимых по сигналам с коммуникационными портами процессора TMS320C40. Это означает, что посредством этих портов процессор может обмениваться информацией с другим процессором NM6403, либо с TMS320C40.

Для обслуживания коммуникационных портов в процессоре NM6403 имеется два DMA-сопроцессора. Каждый сопроцессор обслуживает свой порт как на прием, так и на передачу. Сопроцессоры работают независимо как друг от друга, так и от самого процессора, то есть каждый может выполнять свою работу параллельно с остальными. Например, возможно так организовать пользовательскую программу, чтобы процессор одновременно принимал одну порцию данных через нулевой коммуникационный порт, производил вычисления над второй порцией, а третью посылал бы через первый коммуникационный порт в другой процессор.

Оба коммуникационных порта являются абсолютно равноправными. Единственное их отличие в том начальном состоянии,

в которое они устанавливаются после сброса. Комм. порт 0 по сигналу RESET переходит в состояние передачи данных, а первый комм. порт в состояние приема.

В дальнейшем каждый из комм. портов может быть переведен в любое из двух состояний. Перевод комм. порта в состояние приема/передачи осуществляется при помощи регистров адреса `ica0`, `ica1`, `oca0`, `oca1` и регистров счетчиков `icc0`, `icc1`, `oss0`, `oss1` каналов ввода/вывода.

Регистры с 0 на конце управляют нулевым комм. портом, регистры с 1 первым. Регистры, названия которых начинаются с `i`, используются для управления приемом данных, а начинающиеся с `o` для передачи.

### **Состояние коммуникационных портов после прохождения сигнала «Сброс»**

После сброса комм. порт 0 переходит в состояние передачи, а порт 1 в состояние приема. Данная информация используется при соединении процессора с другими процессорами или иными источниками/приемниками данных. При соединении двух процессоров через комм. порты следует убедиться, что в момент подачи питания комм. порт одного из процессоров находился в состоянии приема, а порт другого в режиме передачи.

Например, при соединении двух процессоров NM6403 через комм. порты необходимо проследить, чтобы нулевой порт одного был соединен с первым портом второго.

Внимание!

*Необходимо помнить о том, что **соединение одноименных портов процессоров** (оба на прием или на передачу) в худшем случае **может привести к выходу системы из строя в момент подачи питания.***

### **Формат принимаемых/передаваемых данных**

Процессор NM6403 позволяет принимать/передавать через комм. порты **только 64-х разрядные** данные. Для того, чтобы добиться совместимости с TMS320C40, необходимо, чтобы работающая там программа обменивалась с нейропроцессором блоками, состоящими из четного количества 32-х разрядных слов.

Передача/прием слова данных в процессоре NM6403 ведется в порядке от младших битов к старшим, то есть сначала посылаются/принимаются младшие биты слова, а затем старшие.

Таким образом, при приеме данных в TMS320C40, посланных из NM6403, сначала приходит младшее 32-х разрядное слово, а затем старшее, и наоборот, первое 32-х разрядное слово, пришедшее из

TMS320C40 становится младшей частью 64-х разрядного слова в NM6403.

### **Приём данных через коммуникационный порт**

DMA-сопроцессор в режиме приема данных управляется регистрами `ica0` и `icc0` (здесь и далее все рассуждения приведены для регистров нулевого комм. порта, однако всё сказанное справедливо также для регистров первого).

В регистр `ica0` заносится адрес в памяти процессора, начиная с которого будет располагаться массив принимаемых данных.

В регистр `icc0` заносится количество принимаемых 64-х разрядных слов (со знаком '-'). Запись в регистр `icc0` иницирует перевод комм. порта в режим приема данных. Например, инициализация комм. порта на прием массива данных может выглядеть следующим образом:

```
nobits "data"
    InputBuff: long[100];
end "data";
begin "text"
    ...
    ica0 = InputBuff; //указатель на буфер приема.
    icc0 = -100;      //начало приема 100 длинных слов.
    ...
end "text";
```

Счётчик `icc0` после приема каждого слова увеличивается на 1. Приём данных будет завершён, когда значение `icc0` достигнет нуля. При этом не имеет значения, что той стороны канала ещё могли остаться не переданные данные, DMA-сопроцессор прекратит приём, как только счётчик достигнет нуля.

Существует два способа инициализации комм. порта на прием:

- программная инициализация. Программист пишет программу инициализации, в которой напрямую задается значение регистров `ica0` и `icc0` (см. пример выше);
- внешняя инициализация. В этом случае DMA-сопроцессор, приняв первое 64-х разрядное слово, младшие 32 бита записывает в `ica0`, рассматривая их как адрес в памяти, а старшие в `icc0`, трактуя их как количество принимаемых слов.

Выбор режима инициализации нулевого комм. порта на прием осуществляется при помощи бита `CP0I` поля `CP0 control` регистра `pswr` (бит 22). Выбор режима инициализации первого комм. порта на прием осуществляется при помощи бита `CP1I` поля `CP1 control` (бит 25). См. пункт 3.2.6 Регистр `pswr`.

После системного сброса все поля регистра `pswr` равны нулю. Если используемый загрузчик не изменяет значение этих битов, то инициализация комм. портов на прием должна осуществляться программно.

Пример внешней инициализации комм. порта на прием данных:

```
begin "text"
...
pswr set 400000h; //установка 22-го бита в 1.
...
end "text";
```

После того, как бит, определяющий тип инициализации комм. порта установлен в единицу, DMA-сопроцессор готов к приему данных. Как только первые данные с того конца канала посланы, начнется их прием, и первое слово используется для инициализации DMA-сопроцессора, сообщая ему адрес и размер принимаемого массива.

### **Передача данных через коммуникационный порт**

DMA-сопроцессор в режиме передачи данных управляется регистрами `osa0` и `oss0` (здесь и далее все рассуждения приведены для регистров нулевого комм. порта, однако всё сказанное справедливо также для регистров первого).

В регистр `osa0` заносится адрес в памяти процессора, начиная с которого располагается массив передаваемых данных.

В регистр `icc0` заносится количество передаваемых 64-х разрядных слов (со знаком '-'). Запись в регистр `icc0` иницирует перевод комм. порта в режим передачи данных. Например, инициализация комм. порта на передачу массива данных может выглядеть следующим образом:

```
nobits "data"
  OutputBuff: long[100];
end "data";
begin "text"
...
osa0 = OutputBuff; //указатель на передаваемый
                  //массив.
oss0 = -100;       //момент начала передачи
...               //100 длинных слов.
end "text";
```

Счётчик `oss0` после передачи каждого слова увеличивается на 1. Передача данных будет завершена, когда значение `oss0` достигнет нуля. При этом не имеет значения, что той стороны канала комм. порт готов принимать ещё, DMA-сопроцессор прекратит передачу, как только счётчик достигнет нуля.

В случае, если планируется передавать данные в другой процессор, соответствующий DMA-сопроцессор которого установлен в режим внешней инициализации, необходимо предусмотреть, чтобы первое слово передаваемого массива содержало его адрес и размер. Под адресом понимается адрес в адресной сетке принимающего процессора. Размер массива дается без учета первого слова.

Пример:

```
nobits "data"
```

```

        OutputBuff: long[101];
end "data";
begin "text"
    ...
    ar0 = OutputBuff;
    ar4 = 80000000h; // адрес массива в
                    // принимающем процессоре.
    gr4 = -100;      // размер массива.
    [ar0] = ar4, gr4; // запись в нулевое слово
                    // передаваемого массива.
    oca0 = ar0;      // указатель на передаваемый массив.
    occ0 = -101;     // момент начала передачи
                    // 101 длинных слов.
    ...
end "text";

```

### Ожидание окончания приема/передачи по коммуникационному порту

Существуют два критерия, свидетельствующих об окончании приема/передачи данных через комм. порт.

Первый критерий - прерывание, порождаемое по окончании приема/передачи. Дает стопроцентную гарантию, что процесс обмена данными завершен. Однако использование прерывания кажется громоздким в большинстве случаев.

Второй критерий - нулевое значение в регистре счетчика. Удобное средство проверки окончания передачи. Используется в большинстве случаев.

Пример:

```

begin "text"
    oca0 = OutputBuff;
    occ0 = -100;
    ...
<Loop>      // метка начала цикла ожидания.
    gr0 = occ0; // считывается значение счетчика.
    gr0;      // устанавливаются флаги
              // условного перехода.
    if < goto Loop; // цикл повторяется пока счетчик
                  // occ0 не достигнет нуля.
    ...
end "text";

```

### Примечание

*В случае внешней инициализации опрос регистра счетчика не может использоваться как способ ожидания окончания приема. Внешняя инициализация – процесс асинхронный, поэтому принимающий процессор не знает, когда она начинается. Проверка счетчика на ноль/не ноль может привести к ошибке, ведь в момент проверки неизвестно, закончился прием данных или ещё не начинался. И в том и в другом случае значение счетчика равно нулю. При внешней инициализации единственным способом проверки окончания приема является прерывание.*

**Одновременная передача/прием данных через коммуникационный порт**

DMA-сопроцессор имеет две пары регистров. Одна используется для управления приемом, другая передачей данных. Эти пары никак не связаны между собой, поэтому ничто не мешает одновременно инициализировать порт на прием и на передачу.

Одновременная инициализация комм. порта на прием и передачу возможна, однако никакого выигрыша в скорости обмена данными она не принесет. Такая возможность введена для сохранения функциональности при работе с TMS320C40.

В случае одновременной инициализации комм. порта на прием и передачу выбор останется за другой стороной канала. Если тот комм. порт готов принимать данные, то начнется передача и наоборот. Пока передача не завершится, прием данных не начнется.

**Блокировка приёма/передачи через коммуникационный порт**

Процессор позволяет заблокировать/разблокировать прием/передачу данных через комм. порт. Блокирование может быть установлено как до момента обмена данными, так и в процессе обмена. При этом соответствующий комм. порт будет находиться в "замороженном" состоянии до тех пор, пока бит блокировки в регистре `pswr` не будет сброшен.

Блокировка приема по комм. порту 0 осуществляется путем записи единицы в бит `ICN0` поля `CP0 control` регистра `pswr` (бит 21).

Блокировка приема по комм. порту 1 осуществляется путем записи единицы в бит `ICN1` поля `CP1 control` регистра `pswr` (бит 24).

Блокировка передачи по комм. порту 0 осуществляется путем записи единицы в бит `OCN0` поля `CP0 control` регистра `pswr` (бит 20).

Блокировка передачи по комм. порту 1 осуществляется путем записи единицы в бит `OCN1` поля `CP1 control` регистра `pswr` (бит 23).

Пример установки режима блокировки приема данных через комм. порт 1:

```
begin "text"
...
pswr set 1000000h; //установка 24-го бита в 1.
...
end "text";
```

Разблокирование комм. порта осуществляется путем сброса соответствующего бита в 0. Пример снятия режима блокировки приема данных через комм. порт 1:

```
begin "text"
...
pswr clear 1000000h; //сброс 24-го бита в 0.
...
end "text";
```

## 3.2.3 Регистр intr

Регистр intr имеет разрядность 32 бита. Он доступен из ассемблера только по чтению и используется как регистр запросов на прерывание и операции прямого доступа к памяти.

Он недоступен по записи, то есть не может быть изменен. Попытка записи в регистр intr из ассемблера приведет к синтаксической ошибке.

Текущее значение intr описывает состояние процессора. Ниже в таблице Табл. 3-10 приведено наименование его полей, а также их начальные значения, отражающие состояние регистра после системного сброса. Знаком 'X' показаны неопределенные значения, которые при сбросе могут быть как нулем, так и единицей.


Табл. 3-10 Регистр запросов на прерывание и прямой доступ к памяти INTR.

БИТ	ПОЛЯ	ИМЕНА БИТОВ	НАЧАЛЬНОЕ ЗНАЧЕНИЕ
31	BS	GBS	0
30		LBS	1
29	DMAR	IC1DR	0
28		IC0DR	0
27		OC1DR	1
26		OC0DR	1
25	PS	CP1S	1
24		CP0S	0
23	AFIFO_VAL	EMPTY	0
22		-	X
21		-	X
20		-	X
19		-	X
18		-	X
17	RAM_VAL	-	X
16		-	X
15		-	X
14		-	X
13		-	X
12	VPF	EMPTA	1
11		FULLA	0
10		EMPTW	1
9		FULLW	0
8	INTREQ	T0R	0
7		SPR	0
6		VPR	0
5		INR	0
4		IC1R	0
3		IC0R	0
2		OC1R	0
1		OC0R	0
0		T1R	0

Далее приводится более подробное разъяснение значения каждого поля регистра `intr`.

### Поле *BS*

Поле `BS` содержит информацию о том, принадлежат ли в данный момент процессору нулевые банки памяти на локальной и глобальной шинах. Биты, которые оно занимает в регистре `intr`, отмечены серым:




Далее следует описание значений битов поля:

БИТ	ИМЯ	ОПИСАНИЕ
31	GBS	Состояние глобальной шины: <ul style="list-style-type: none"> <li>• 0 – шина принадлежит процессору при необходимости обращения по ней в нулевой банк памяти;</li> <li>• 1 – шина процессору в данный момент не принадлежит.</li> </ul>
30	LBS	Состояние локальной шины: <ul style="list-style-type: none"> <li>• 0 – шина принадлежит процессору при необходимости обращения по ней в нулевой банк памяти;</li> <li>• 1 – шина процессору в данный момент не принадлежит.</li> </ul>

### Поле *DMAR*

Поле `DMAR` содержит запросы на прямой доступ к памяти от коммуникационных портов процессора. При появлении запроса на доступ соответствующий бит взводится в единичное положение, при снятии запроса, а также в его отсутствие, бит равен нулю. Биты, которые оно занимает в регистре `intr`, отмечены серым:



Далее следует описание значений битов поля:

БИТ	ИМЯ	ОПИСАНИЕ
29	IC1DR	Запрос на прямой доступ к памяти (ПДП) от канала приема данных порта 1.
28	IC0DR	Запрос на ПДП от канала приема данных порта 0.



27	OC1DR	Запрос на ПДП от канала передачи данных порта 1.
26	OC0DR	Запрос на ПДП от канала передачи данных порта 0.

## Примечание

При возникновении запроса на ПДП от каналов приема данных в соответствующих разрядах 29 и 28 регистра `intr` автоматически устанавливается единица, которая сбрасывается, когда доступ к памяти разрешен.

При возникновении запроса на ПДП от каналов выдачи данных в соответствующих разрядах 27 и 26 регистра `intr` автоматически устанавливается ноль, который меняется на единицу, когда доступ к памяти разрешен.

## Поле PS

Поле PS содержит информацию о текущем направлении передачи данных через коммуникационные порты процессора NM6403. Биты, которые оно занимает в регистре `intr`, отмечены серым:

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0

Далее следует описание значений битов поля:

БИТ	ИМЯ	ОПИСАНИЕ
25	CP1S	Текущее направление передачи данных через порт 1: <ul style="list-style-type: none"> <li>0 - порт находится в режиме выдачи данных;</li> <li>1 - порт находится в режиме приема данных.</li> </ul>
24	CP0S	Текущее направление передачи данных через порт 0: <ul style="list-style-type: none"> <li>0 - порт находится в режиме выдачи данных;</li> <li>1 - порт находится в режиме приема данных.</li> </ul>

## Поле AFIFO\_VAL

Поле AFIFO\_VAL содержит информацию о том, сколько 64-х разрядных слов должно быть в AFIFO после того, как закончится выполнение всех векторных команд, из попавших на данный момент в конвейер процессора. Биты, которые оно занимает в регистре `intr`, отмечены серым:

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0

Далее следует описание значений битов поля:

БИТ	ИМЯ	ОПИСАНИЕ
-----	-----	----------

23	EMPTY	Признак того, что AFIFO не пусто: <ul style="list-style-type: none"> <li>• 0 – AFIFO пусто;</li> <li>• 1 – AFIFO не пусто, и число записанных в нем слов определяется разрядами 22 ... 18.</li> </ul>
22		Число записанных в AFIFO слов в диапазоне от 1 до 32. При этом: 00000 соответствует одному 64-х разрядному слову; 00001 соответствует двум 64-х разрядным словам; ..... 11111 соответствует тридцати двум словам.
21		
20		
19		
18		

**Поле RAM\_VAL**

Поле RAM\_VAL содержит информацию о том, сколько 64-х разрядных слов должно быть в RAM (внутреннее ОЗУ процессора) после того, как закончится выполнение всех векторных команд, на попавших на данный момент в конвейер процессора. Биты, которые оно занимает в регистре intr, отмечены серым:

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0

Далее следует описание значений битов поля:

БИТ	ОПИСАНИЕ
17	число слов, находящихся в RAM, в диапазоне от 1 до 32. При этом:
16	
15	00000 соответствует одному 64-х разрядному слову;
14	00001 соответствует двум 64-х разрядным словам;
	.....
13	11111 соответствует тридцати двум словам.

**Поле VPF**

Поле VPF содержит информацию о степени наполнения буферов WFIFO и AFIFO векторного процессора. Биты, которые оно занимает в регистре intr, отмечены серым:

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0

Далее следует описание значений битов поля:

БИТ	ИМЯ	ОПИСАНИЕ
12	EMPTY	Флаг наличия информации в буфере AFIFO: <ul style="list-style-type: none"> <li>• 0 - AFIFO содержит данные;</li> <li>• 1 - AFIFO пусто.</li> </ul>
11	FULLA	Флаг степени наполнения буфера AFIFO:

		<ul style="list-style-type: none"> <li>• 0 - AFIFO заполнено не полностью;</li> <li>• 1 - AFIFO заполнено полностью.</li> </ul>
10	EMPTW	Флаг наличия информации в буфере WFIFO: <ul style="list-style-type: none"> <li>• 0 - WFIFO содержит данные;</li> <li>• 1 - WFIFO пусто.</li> </ul>
9	FULLW	Флаг степени наполнения буфера WFIFO: <ul style="list-style-type: none"> <li>• 0 - WFIFO заполнено не полностью;</li> <li>• 1 - WFIFO заполнено полностью.</li> </ul>

**Поле INTEREQ**

Поле INTEREQ содержит запросы на прерывание. Биты, которые оно занимает в регистре intr, отмечены серым:

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0

Далее следует описание значений битов поля:

БИТ	ИМЯ	ОПИСАНИЕ
8	T0R	Запрос на прерывание от таймера $t_0$ .
7	SPR	Запрос на прерывание по переполнению при выполнении арифметической операции, заданной скалярной командой.
6	VPR	Запрос на прерывание по запрещенной векторной команде.
5	INR	Запрос на внешнее прерывание.
4	IC1R	Запрос на прерывание по завершению приема данных по коммуникационному порту 1.
3	IC0R	Запрос на прерывание по завершению приема данных по коммуникационному порту 0.
2	OC1R	Запрос на прерывание по завершению передачи данных по коммуникационному порту 1.
1	OC0R	запрос на прерывание по завершению передачи данных по коммуникационному порту 0.
0	T1R	Запрос на прерывание от таймера $t_1$ .

**Примечание**

При возникновении запроса на прерывание в соответствующем разряде регистра intr автоматически устанавливается единица, которая сбрасывается, когда данный запрос начинает обслуживаться.

## 3.2.4 Регистр lmicr

Регистр lmicr имеет разрядность 32 бита. С его помощью осуществляется управление доступом к внешней памяти через локальную шину. Путем конфигурирования данного регистра программист может открыть доступ по локальной шине к одному или двум банкам памяти, различающимся типом, страничной организацией и динамическими параметрами.

Регистр lmicr доступен как для чтения, так и для записи.

Он в обязательном порядке должен быть установлен при загрузке прикладной исполняемой программы в процессор. Обычно его установкой занимается загрузчик, входящий в состав библиотеки загрузки и обмена.

## Примечание

*Пользователь вправе самостоятельно изменять содержимое регистра lmicr. Однако при этом необходимо соблюдать предосторожность, поскольку неправильно сконфигурированный регистр не позволит процессору корректно осуществлять доступ к локальной памяти, что может привести к зависанию программы.*

В Табл. 3-3 содержится информация о полях регистра smicr. Регистр lmicr имеет абсолютно такую же структуру. Все его поля соответствуют тем, что приведены в данной таблице.

Поскольку локальная шина имеет свой диапазон адресов, ее разбиение на банки определяется Табл. 3-11.

Табл. 3-11 Разбиение адресного пространства локальной шины на банки 0 и 1, задаваемое полем BOUND регистра lmicr.

BOUND	РАЗМЕР БАНКА 0 (64 БИТА)	АДРЕСНОЕ ПРОСТРАНСТВО БАНКА 0	РАЗМЕР БАНКА 1 (64 БИТА)	АДРЕСНОЕ ПРОСТРАНСТВО БАНКА 1
0000	$2^{15} = 32\text{K}$	00000000 – 0000FFFF	32K	00010000 - 7FFFFFFF
0001	$2^{16} = 64\text{K}$	00000000 – 0001FFFF	64K	00020000 - 7FFFFFFF
0010	$2^{17} = 128\text{K}$	00000000 - 0003FFFF	128K	00040000 - 7FFFFFFF
0011	$2^{18} = 256\text{K}$	00000000 - 0007FFFF	256K	00080000 - 7FFFFFFF
0100	$2^{19} = 512\text{K}$	00000000 - 000FFFFF	512K	00100000 - 7FFFFFFF
0101	$2^{20} = 1\text{M}$	00000000 - 001FFFFF	1M	00200000 - 7FFFFFFF
0110	$2^{21} = 2\text{M}$	00000000 - 003FFFFF	2M	00400000 - 7FFFFFFF
0111	$2^{22} = 4\text{M}$	00000000 - 007FFFFF	4M	00800000 - 7FFFFFFF
1000	$2^{23} = 8\text{M}$	00000000 - 00FFFFFF	8M	01000000 - 7FFFFFFF
1001	$2^{24} = 16\text{M}$	00000000 - 01FFFFFF	16M	02000000 - 7FFFFFFF
1010	$2^{25} = 32\text{M}$	00000000 - 03FFFFFF	32M	04000000 - 7FFFFFFF

1011	$2^{26} = 64M$	00000000 - 07FFFFFF	64M	08000000 - 7FFFFFFF
1100	$2^{27} = 128M$	00000000 - 0FFFFFFF	128M	10000000 - 7FFFFFFF
1101	$2^{28} = 256M$	00000000 - 1FFFFFFF	256M	20000000 - 7FFFFFFF
1110	$2^{29} = 512M$	00000000 - 3FFFFFFF	512M	40000000 - 7FFFFFFF
1111	$2^{30} = 1G$	00000000 - 7FFFFFFF	0	-

### 3.2.5 Регистр pc

Регистр `pc` используется процессором как указатель на адрес в памяти процессора, из которого будет подгружена следующая команда выполняемой программы.

Процессор всегда подгружает из памяти 64-х разрядное слово команд. В нем может содержаться одна длинная команда или две короткие. Длинная команда не может начинаться с нечетного адреса.

На изменение значения регистра `pc` оказывают серьезное влияние буфер подчитываемых команд и буфер исполняемых команд. Это влияние выражается в том, что не всегда известно, каково же в данный момент быть значению регистра, равно ли оно текущему адресу плюс два или плюс четыре.

Из-за плохой предсказуемости значения регистра `pc` в каждый конкретный момент времени адресация по счетчику команд ассемблером не поддерживается.

### 3.2.6 Регистр pswr

Регистр `pswr` (слово состояния) входит в блок регистров управления состоянием процессора. После системного сброса он переходит в нулевое состояние. Он состоит из нескольких полей, каждое из которых доступно по чтению и записи.

В таблице Табл. 3-12 представлено расположение полей в регистре `pswr`.

Табл. 3-12 Регистр слова состояния процессора `pswr` (32 бита).

БИТ	ПОЛЯ	ИМЕНА БИТОВ
31	BC	GBRE
30		LBRE
29	TIMER pin control	TEN
28		TM2
27		TM1
26		TM0
25	CP1 control	CP1I
24		ICH1
23		OCH1
22	CP0 control	CP0I
21		ICH0
20		OCH0
19	T0C	TM0
18		TE0

17	TIC	TM1
16		TE1
15	FCL	WFCL
14		AFCL
13	INTERRUPT MASKS	T0M
12		SPM
11		VPM
10		INTM
9		IC1M
8		IC0M
7		OC1M
6		OC0M
5		T1M
4		STM
3	FLAGS	N
2		Z
1		V
0		C

Далее приводится подробное разъяснение значения каждого поля регистра `pswr`.

#### Поле **BC**

Поле `BC` задает режим доступа процессора к памяти по внешним шинам при работе с общей памятью. Общей называется память, доступ к которой имеют два и более процессоров. Биты, которые поле `BC` занимает в регистре `pswr`, отмечены серым:

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0

Далее следует описание значений битов поля:

БИТ	ИМЯ	ОПИСАНИЕ
31	GBRE	разрешение/запрещение передачи контроля над глобальной шиной внешнему устройству при запросе от него: <ul style="list-style-type: none"> <li>0 - контроль не передается;</li> <li>1 - контроль передается.</li> </ul>
30	LBRE	разрешение/запрещение передачи контроля над локальной шиной внешнему устройству при запросе от него: <ul style="list-style-type: none"> <li>0 - контроль не передается;</li> <li>1 - контроль передается.</li> </ul>

#### Поле **TIMER pin control**

Поле `TIMER pin control` определяет режим работы внешнего вывода `TIMER`. Биты, которые оно занимает в регистре `pswr`, отмечены серым:

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0

Далее следует описание значений битов поля:






БИТ	ИМЯ	ОПИСАНИЕ
29	TEN	разрешение/запрещение выдачи сигнала на внешний вывод (ножку) TIMER процессора. <ul style="list-style-type: none"> <li>0 - выдача не разрешается;</li> <li>1 - выдача разрешается.</li> </ul>
28	TM2	поле управления внешним выводом TIMER
27	TM1	поле управления внешним выводом TIMER
26	TM0	поле управления внешним выводом TIMER


Если бит TEN = 0, то никакие комбинации битов TM2, TM1 и TM0 не приведут к изменению состояния ножки TIMER.

В случае TEN = 1 поля TM2, TM1 и TM0 используются для определения того, какой именно сигнал выдается на ножку TIMER. Зависимость типа сигнала от состояния данных полей приведена в Табл. 3-13.

Кроме случаев "логический ноль" и "логическая единица", когда ножка TIMER установлена в соответствующее положение, и не меняется с течением времени, все остальные наборы сигналов определяются работой внутренних таймеров T0 и T1 процессора NM6403.

Табл. 3-13 Управление внешним выводом TIMER.


TM2	TM1	TM0	СОСТОЯНИЕ ВЫВОДА TIMER
0	0	0	
0	0	1	
0	1	0	
0	1	1	
1	0	0	



В случае, если таймер T0 или T1 работает в циклическом режиме, то приведенные временные диаграммы также будут иметь периодический характер. Если же таймер запрограммирован на однократный отсчет, то по достижению счетчиком нуля в зависимости от установленных TM2, TM1 и TM0 возникнет либо однократный пик с последующим возвращением в основное состояние (как в последних четырех случаях), либо смена состояния на противоположное (как в третьем и четвертом случаях).

#### Поле CP1 control

Поле CP1 control определяет режимы работы первого коммуникационного порта процессора. Биты, которые оно занимает в регистре pswr, отмечены серым:



Далее следует описание значений битов поля:

БИТ	ИМЯ	ОПИСАНИЕ
25	CP1I	бит внешней инициализации канала ввода порта 1: <ul style="list-style-type: none"> <li>• 0 - инициализация канала ввода порта 1 осуществляется программно. Это значит, что адрес и размер принимаемого массива задается перед тем, как начать прием данных. При этом DMA сопроцессор уже до начала приема знает, сколько слов принять и куда разместить;</li> <li>• 1 - инициализация канала ввода порта 1 осуществляется по первому принятому слову. То есть, DMA сопроцессор сначала принимает первое слово (64 бита) и рассматривает его, как пару 32-разрядных слов, одно из которых содержит адрес, а второе размер массива.</li> </ul>
24	ICH1	бит разрешения/запрещения приема данных через порт 1:



		<ul style="list-style-type: none"> <li>• 0 - разрешение приема данных;</li> <li>• 1 - запрещение приема данных.</li> </ul>
23	осн1	бит разрешения/запрещения передачи данных через порт 1: <ul style="list-style-type: none"> <li>• 0 - разрешение передачи данных;</li> <li>• 1 - запрещение передачи данных.</li> </ul>

**Поле CP0 control**

Поле CP0 control определяет режимы работы первого коммуникационного порта процессора. Биты, которые оно занимает в регистре pswr, отмечены серым:

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0

Далее следует описание значений битов поля:

БИТ	ИМЯ	ОПИСАНИЕ
22	CP0I	бит внешней инициализации канала ввода порта 0: <ul style="list-style-type: none"> <li>• 0 - инициализация канала ввода порта 0 осуществляется программно. Это значит, что адрес и размер принимаемого массива задается перед тем, как начать прием данных. При этом DMA сопроцессор уже до начала приема знает, сколько слов принять и куда разместить;</li> <li>• 1 – инициализация канала ввода порта 0 осуществляется по первому принятому слову. То есть, DMA сопроцессор сначала принимает первое слово (64 бита) и рассматривает его, как пару 32-разрядных слов, одно из которых содержит адрес, а второе размер массива.</li> </ul>
21	ICN0	бит разрешения/запрещения приема данных через порт 0: <ul style="list-style-type: none"> <li>• 0 – разрешение приема данных;</li> <li>• 1 – запрещение приема данных.</li> </ul>
20	осн0	бит разрешения/запрещения передачи данных через порт 0: <ul style="list-style-type: none"> <li>• 0 – разрешение передачи данных;</li> <li>• 1 – запрещение передачи данных.</li> </ul>

Примечание

*Изменение полей CP0 и CP1 control напрямую в регистре pswr возможно только путем использования команд pswr set или pswr*

clear (см. пункт 5.1.8 Команды модификации регистра pswr).

### Поле T0C

Поле T0C управляет работой таймера T0. Биты, которые оно занимает в регистре pswr, отмечены серым:

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0

Далее следует описание значений битов поля:

БИТ	ИМЯ	ОПИСАНИЕ
19	TM0	определяет режим работы таймера T0.
18	TE0	запрещает/разрешает работу таймера T0.

Различные комбинации битов данного поля позволяют задавать следующие варианты работы таймера:

Табл. 3-14 Режимы работы таймера T0.

TM0	TE0	ОПИСАНИЕ РЕЖИМА РАБОТЫ ТАЙМЕРА
		Работа таймера T0 остановлена независимо от значения счетчика тактов в регистре $t0$ .
		Таймер, отсчитав положенное число тактов, заданных в регистре $t0$ , останавливается. При обнулении счетчика возникает запрос на прерывание.
		Таймер работает в циклическом режиме. При обнулении счетчика таймера возникает запрос на прерывание, счетчик восстанавливается в исходное положение и начинается новый отсчет тактов. Знак 'x' обозначает, что значение бита не имеет значения.

Более подробное описание работы таймеров T0 и T1 см. 3.2.7 Регистры таймеров  $t0$ ,  $t1$ .

### Поле T1C

Поле T1C управляет работой таймера T1. Биты, которые оно занимает в регистре pswr, отмечены серым:

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0

Далее следует описание значений битов поля:

БИТ	ИМЯ	ОПИСАНИЕ
17	TM1	определяет режим работы таймера T1.
16	TE1	Запрещает/разрешает работу таймера T1.

Комбинация битов TM1 и TE1 определяет работу таймера T1 в соответствии с Табл. 3-14.

Более подробное описание работы таймеров T0 и T1 см. 3.2.7 Регистры таймеров  $t_0$ ,  $t_1$ .

#### Поле FCL

Поле FCL управляет очисткой буферов AFIFO и WFIFO. Биты, которые оно занимает в регистре pswr, отмечены серым:

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0

Далее следует описание значений битов поля:

БИТ	ИМЯ	ОПИСАНИЕ
15	WFCL	бит разрешения/запрещения очистки WFIFO: <ul style="list-style-type: none"> <li>0 - очистка запрещена;</li> <li>1 - очистка разрешена, при этом на каждом такте процессор будет посылать сигнал очистки буфера, пока значение поля вновь не будет установлено в 0.</li> </ul>
14	AFCL	бит разрешения/запрещения очистки AFIFO: <ul style="list-style-type: none"> <li>0 - очистка запрещена;</li> <li>1 - очистка разрешена, при этом на каждом такте процессор будет посылать сигнал очистки буфера, пока значение поля вновь не будет установлено в 0.</li> </ul>

#### Поле INTERRUPT MASKS

Поле INTERRUPT MASKS используется для маскирования или снятия маски с прерываний процессора. Бит, равный 1, соответствует установленной маске (обработка прерывания разрешена), бит 0 - снятой маске (обработка прерывания запрещена). Биты, которые оно занимает в регистре pswr, отмечены серым:

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0

Далее следует описание значений битов поля:

БИТ	ИМЯ	ОПИСАНИЕ
13	TOM	Маска прерывания от таймера $t_0$ . Запрос на прерывание выставляется, когда счетчик таймера достигает нулевого значения.
12	SPM	Маска прерывания по переполнению при выполнении арифметической операции, заданной скалярной командой.
11	VPM	Маска прерывания по запрещенной векторной команде.
10	INTM	Маска прерывания по внешнему прерыванию (пользовательское прерывание).
9	IC1M	Маска прерывания по завершению приема данных по коммуникационному порту 1. Запрос на прерывание выставляется, когда счетчик порта, отсчитывающий принятые слова, достигает нулевого значения.
8	IC0M	Маска прерывания по завершению приема данных по коммуникационному порту 0. Запрос на прерывание выставляется, когда счетчик порта, отсчитывающий принятые слова, достигает нулевого значения.
7	OC1M	маска прерывания по завершению передачи данных по коммуникационному порту 1. Запрос на прерывание выставляется, когда счетчик порта, отсчитывающий посылаемые слова, достигает нулевого значения.
6	OC0M	маска прерывания по завершению передачи данных по коммуникационному порту 0. Запрос на прерывание выставляется, когда счетчик порта, отсчитывающий посылаемые слова, достигает нулевого значения.
5	T1M	маска прерывания от таймера $t_1$ . Запрос на прерывание выставляется, когда счетчик таймера достигает нулевого значения.
4	ST	маска пошагового прерывания.

#### Поле **FLAGS**

Поле **FLAGS** представляет собой набор флагов, выставляемых при различных арифметических операциях на скалярном процессоре. Биты, которые оно занимает в регистре **pswr**, отмечены серым:

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0

Далее следует описание значений битов поля:

БИТ	ИМЯ	ОПИСАНИЕ
3	n	признак знака. Устанавливается в 1 всякий раз, когда результатом арифметической операции на скалярном процессоре является отрицательное число.
2	z	признак нуля. Устанавливается в 1 всякий раз, когда результатом арифметической операции на скалярном процессоре является нулевое значение.
1	v	признак переполнения. Устанавливается в 1 всякий раз, когда в результате арифметической операции на скалярном процессоре возникло переполнение.
0	c	признак переноса. Устанавливается в 1 всякий раз, когда в результате арифметической операции на скалярном процессоре возник перенос.

### 3.2.7 Регистры таймеров $t_0$ , $t_1$

Регистры таймеров  $t_0$  и  $t_1$  имеют разрядность 32 бита. Они доступны из ассемблера как по записи, так и по чтению.

Регистр  $t_0$  считается системным и на него обычно возложены функции счетчика тактов для регенерации динамической памяти. В этом случае он не может использоваться пользовательской программой. Если же процессор работает только со статической памятью, пользовательская программа может использовать оба регистра.

Режим работы таймеров определяется полями регистра `pswr`. (см. пункт 3.2.6 Регистр `pswr`). Регистры  $t_0$  и  $t_1$  управляются независимо, каждый посредством своих полей регистра `pswr`. В зависимости от значений, прописанных в этих полях, таймер может выполнять следующее:

- при проходе через 0 породить прерывание;
- дойдя до нуля прекратить счет;
- дойдя до нуля инициализироваться значением переменной цикла и перейти отсчету нового цикла.

Таймер делает полный проход по разрядной сетке (от 0 до 0xFFFFFFFF) за:

- 107,37 сек при частоте 40 МГц;
- 85,9 сек при частоте 50 МГц.

Ниже следует пример работы с регистром таймера:

```
begin "text"
    t1 = 0;    // установка счетчика таймера 1
               // в нулевое положение
    ...
    // выполняются вычисления.
    ...
    gr7 = t1; // в регистр gr7 записывается время
               // выполнения вычислений, измеренное в
               // процессорных тактах.
end "text";
```

#### Примечание

После записи значения в регистр  $t0(t1)$  проходит еще 6 тактов, прежде чем в таймер будет записано новое значение счетчика. Это объясняется тем, что прежде чем инструкция будет выполнена, она должна пройти через все стадии конвейера команд.

### 3.3 Специальные регистры NM6405

Описание специальных регистров NM6405 см. в описании процессора NM6405.

### 3.4 Векторные регистры

Процессор NM6403 содержит векторные регистры, которые позволяют осуществлять управление ВП, хранить промежуточные данные, получаемые в процессе счета.

Векторные регистры делятся на две группы. В первую входят регистры управления ВП, определяющие конфигурацию рабочей и теневой матриц, векторного АЛУ, функций активации. Во вторую входят так называемые "регистры-контейнеры", внутренние блоки памяти ВП, работающие по принципу FIFO. Все регистры-контейнеры имеют одинаковую глубину. Они рассчитаны максимально на 32 слова по 64 бита каждое.

Далее приводится список векторных регистров процессора в форме таблицы Табл. 3-15, а затем даются комментарии по их использованию и правила работы с ними.

Табл. 3-15 Сводная таблица векторных регистров процессора NM6403.

НАИМЕНОВАНИЕ	ОПИСАНИЕ	ПРИМЕЧАНИЕ
f1cr, f2cr	Регистры управления функцией активации. Имеют разрядность 64 бита каждый, разрешена запись значений отдельно в младшую и старшую части регистров.	64 бита. Доступны только по записи.
nb1	Регистр границ нейронов. Имеет разрядность 64 бита, разрешена запись	64 бита. Доступен только

	значений отдельно в младшую и старшую части регистра.	по записи.
sb	Регистр границ синапсов. Имеет разрядность 64 бита, разрешена запись значений отдельно в младшую и старшую части регистра.	64 бита. Доступен только по записи.
vr	Регистр порога. Имеет разрядность 64 бита, разрешена запись значений отдельно в младшую и старшую части регистра.	64 бита. Доступен только по записи.
afifo	Регистр-контейнер для хранения результата выполнения любой операции на векторном узле процессора NM6403.	32x64 бита.
data	Логический регистр-контейнер, описывает данные, проходящие в данный момент по шине (глобальной или локальной) данных в процессе их загрузки из памяти в ВП.	Отображается на шину данных, поэтому имеет такой объем, какое кол-во слов загружается из памяти командой, которая его использует.
ram	Регистр-контейнер для хранения данных, которые могут повторно использоваться в процессе вычислений.	32x64 бита.
wfifo	Регистр-контейнер для хранения весовых коэффициентов, которые затем загружаются в теневую матрицу ВП.	32x64 бита.

### 3.4.1 Регистры f1cr и f2cr

Регистры f1cr и f2cr имеют разрядность 64 бита каждый. Они доступны для записи и используются для управления конфигурацией операндов при выполнении кусочно-линейных преобразований над входными данными векторного процессора.

Регистры f1cr и f2cr недоступны по чтению. Попытка чтения из f1cr или f2cr воспринимается ассемблером, как синтаксическая ошибка.


Данные, поступающие на входы **X** и **Y** ВП, предварительно на проходе могут быть подвергнуты преобразованию кусочно-линейными функциями, называемыми функциями активации. Это происходит, если в коде векторной команды использовано ключевое слово

activate. Правила вызова той или иной функции активации описано в подпункте 1.5.5 Обработка данных функцией активации.


Всего существует два типа функций активации:

- пороговая функция (см. Рис. 3-1а);
- функция насыщения (см. Рис. 3-1б).

Рис. 3-1 Типы встроенных функций активации процессора NM6403.



а) Пороговая функция



б) Функция насыщения

Регистры `f1cr` и `f2cr` играют основную роль в определении порогов функций активации.

Регистр `f1cr` задает пороги функций активации для данных, поступающих на вход `X` ВП, а `f2cr` для данных входа `Y`.

Регистры `f1cr` и `f2cr` делят 64-х разрядные слова входных данных на элементы. Над каждым элементом выполняется функция активации, то есть активации подвергаются одновременно и независимо все элементы, составляющие длинное слово.

Разбиение на элементы, записанное в `f1cr` и `f2cr`, может не совпадать с тем, которое задается на входах `X` и `Y` регистрами `sb2` и `nb2` соответственно при операциях умножения с накоплением, или регистром `nb2` при выполнении вычислений на векторном АЛУ. Однако в большинстве случаев программист устанавливает разбиение в `f1cr` и `f2cr` таковым, чтобы оно совпадало с разбиением, заданным регистрами `nb2`, `sb2`.


#### **Разбиение данных на элементы при помощи `f1cr` (`f2cr`)**

Далее в описании будет использоваться регистр `f1cr`, однако все сказанное ниже, если это специально не оговорено, справедливо и для `f2cr`.

Разбиение на элементы задается в регистре `f1cr` путем перепада значений соседних битов с 1 в 0 при движении от младших битов к старшим (см. Рис. 3-2).



Рис. 3-2 Разбиение 64-х битного слова на элементы при помощи *f1cr* (*f2cr*).



Поскольку деление на элементы происходит только при переходе от 1 к 0, наименьший размер элемента составляет 2 бита (у элемента самый младший бит должен быть равен 0, а самый старший 1).

Последовательность нулей и единиц в *f1cr* произвольна, а это значит, что длинное слово данных может быть разбито на произвольное количество элементов (в пределах от 1 до 32) произвольной разрядности с суммарным количеством битов, равным 64.

#### Использование *f1cr(f2cr)* в функции насыщения (арифметическая активация)

В режиме арифметической активации, когда данные подвергаются преобразованию при помощи функции насыщения (см. Рис. 3-1б), важную роль играют значения битов регистра *f1cr*, расположенных в пределах элемента данных.

Имеется в виду, что есть регистр *f1cr* и есть входные данные, поступающие на вход **X** ВП. Слова входных данных, также как и *f1cr* имеют разрядность 64 бита, то есть каждому биту слова данных можно сопоставить бит регистра *f1cr*.

Как уже было сказано, переход от 1 к 0 в *f1cr* ведет к разделению слова входных данных на элементы. Дальнейшие рассуждения относятся к битам регистра *f1cr*, соответствующим полю элемента данных.

Самому старшему биту поля элемента всегда соответствует единица в *f1cr* (см. Рис. 3-2). Количество единиц в *f1cr* вправо от него определяет порог насыщения, что иллюстрирует Табл. 3-16.

Все поведение функции насыщения определяется тем, какие значения имеют биты поля элемента данных в тех позициях, которые соответствуют единичным битам регистра *f1cr*. Если все биты элемента данных, находящиеся в этих позициях, равны нулю, то значение элемента данных положительно и меньше установленного порога.

Табл. 3-16 Пороги для 8-битных данных.

БИТЫ F1CR	ПОРОГ
10000000 <sub>2</sub>	127
11000000 <sub>2</sub>	63
11100000 <sub>2</sub>	31
11110000 <sub>2</sub>	15

11111000 <sub>2</sub>	7
11111100 <sub>2</sub>	3
11111110 <sub>2</sub>	1

Возможные значения порогов определяются формулой:  $n = 2^n - 1$ .

В качестве примера рассматривается 8-ми разрядный элемент данных. В случае, когда три старших бита регистра flcr, соответствующие полю этого элемента, равны единице, остальные нулю, можно наблюдать следующее:

flcr:                   ...11100000... ← верхний порог равен 31(0x1F)  
 поле данных:       ...00010110... ← значение элемента 22(0x16)  
 после активации:   ...00010110... ← значение элемента 22(0x16)

Значение элемента данных равно 22, что меньше, чем 31. Поэтому данные будут переданы на выход функции активации без изменений.

Если все три старших бита значения элемента данных равны единице, то:

flcr:                   ...11100000... ← нижний порог равен -32(0xE0)  
 поле данных:       ...11110110... ← значение элемента -10(0xF6)  
 после активации:   ...11110110... ← значение элемента -10(0xF6)

Значение элемента данных равно -10, что больше, чем -32. В этом случае данные также будут переданы на выход функции активации без изменений.

В случае, когда биты поля элемента, соответствующие единичным битам flcr, имеют не одинаковые значения, различаются два случая. Первый - старший бит поля элемента равен 0 (положительное значение), второй - старший бит поля элемента равен 1 (отрицательное значение).

В первом случае арифметическая функция активации осуществляет следующее преобразование:

flcr:                   ...11100000... ← верхний порог равен 31(0x1F)  
 поле данных:       ...01010110... ← значение элемента 86(0x56)  
 после активации:   ...00011111... ← значение элемента 31(0x1F)

Значение элемента данных равно 86, что больше, чем 31. При этом функция активации заменит значение элемента на положительное пороговое.

Во втором случае арифметическая функция активации осуществляет следующее преобразование:

flcr:                   ...11100000... ← нижний порог равен -32(0xE0)  
 поле данных:       ...11010110... ← значение элемента -42(0xD6)  
 после активации:   ...11100000... ← значение элемента -32(0xE0)

Значение элемента данных равно -42, что меньше, чем -32. В этом случае на выходе функции активации значение будет заменено на отрицательное пороговое.

Итак, если значения битов поля данных, соответствующих единичным битам регистра `f1cr`:

одинаковы, то поле данных не изменяется при обработке арифметической функцией активации (функцией насыщения);

не одинаковы и старший бит равен 0, то значение заменяется на положительное пороговое;

не одинаковы и старший бит равен 1, то значение заменяется на отрицательное пороговое.

### **Использование `f1cr(f2cr)` в пороговой функции (логическая активация)**

В режиме логической активации, когда данные подвергаются преобразованию при помощи пороговой функции (см. Рис. 3-1a), важную роль играет значение старшего бита регистра `f1cr`, расположенного в пределах элемента данных.

Имеется в виду, что есть регистр `f1cr` и есть входные данные, поступающие на вход **X** ВП. Слова входных данных, также как и `f1cr` имеют разрядность 64 бита, то есть каждому биту слова данных можно сопоставить бит регистра `f1cr`. Переход от 1 к 0 в `f1cr` ведет к разделению слова входных данных на элементы.

Самому старшему (знаковому) биту поля элемента всегда соответствует единица в `f1cr` (см. Рис. 3-2). Значение этого поля является определяющим при обработке входных данных логической функцией активации (пороговой функцией). Таким образом, для логической активации важно только то, как слова входных данных делятся на элементы при помощи `f1cr`. Значения битов `f1cr`, не участвующих в разбиении роли не играют.

В качестве примера рассматривается 8-ми разрядный элемент данных. Результат обработки логической функцией активации зависит от знака обрабатываемого числа. Для положительных чисел:

```
f1cr:           ...0|10000000|1...
поле данных:   .....00010110... ← значение 22(0x16)
после активации: .....00000000... ← результат 0.
```

Значение элемента данных равно 22 (положительное). Поэтому результат обработки логической функцией активации равен 0.

Для отрицательных чисел:

```
f1cr:           ...0|10000000|1...
поле данных:   .....10010110... ← значение -106(0x96)
после активации: .....11111111... ← результат -1(0xFF).
```

Значение элемента данных равно -106 (отрицательное). Поэтому результат обработки логической функцией активации равен -1.

Итак, логическая функция активации (пороговая функция) переводит неотрицательные значения элементов полей данных в 0, отрицательные в -1.

**Загрузка значений в регистр f1cr (f2cr)**

Все сказанное в данном пункте относится в одинаковой степени как к регистру f1cr, так и к f2cr.

Прежде всего, необходимо помнить, что f1cr - это 64-х разрядный регистр. Система команд процессора NM6403 не содержит кода команды, который бы позволил напрямую загрузить в регистр 64-х разрядную константу. Однако существует несколько косвенных способов загрузки значений в регистр f1cr.

**Способ 1.** Загрузка по частям.

Процессор NM6403 позволяет осуществлять доступ к регистру f1cr по частям. То есть отдельно может быть загружена старшая часть регистра, отдельно младшая. Для этого в язык ассемблера введены специальные символы:

- f1crh - старшая часть регистра f1cr;
- f1crl - младшая часть регистра f1cr.

Приведем пример загрузки регистра f1cr по частям:

```
f1crl = 80808080h; // загрузка младшей части f1cr.  
f1crh = 40404040h; // загрузка старшей части f1cr.
```

В результате в регистр f1cr загружено число 40404040808080h1.

**Способ 2.** Загрузка одинаковой младшей и старшей частей.

Если в младшую и старшую половины регистра необходимо загрузить одно и то же число, то можно использовать следующую команду:

```
f1cr = 80808080h; // загрузка одинаковых констант  
// в старшую и младшую части f1cr.
```

При этом, процессор автоматически запишет эту константу в обе половины регистра, то есть, после выполнения команды в регистре f1cr будет находиться число: 80808080808080h1.

**Способ 3.** Загрузка в регистр содержимого памяти.

Регистр f1cr можно инициализировать 64-х разрядной константой, расположенной в памяти. Приведем пример:

```
data ".data"  
    MyF1CR: long = 0123456789ABCDEFh1;  
    ...  
end ".data";  
...  
begin ".text"  
    ...  
    f1cr = [MyF1CR]; // загрузка в f1cr константы из памяти.  
    ...  
end ".text";
```

В результате в регистр f1cr загружено 0123456789ABCDEFh1.

Загрузку константы из памяти возможно осуществить при помощи одной команды, поскольку процессор автоматически определяет, что данные загружаются в 64-х разрядный регистр, поэтому будет подкачено сразу две соседних ячейки памяти, начиная с четного адреса.

В таблице Табл. 3-17 приведены наиболее часто встречающиеся значения, записываемые в регистр `f1cr` при использовании пороговой функции активации. Предполагается, что 32-х разрядная константа заносится в `f1cr` способом 2, приведенным выше, а 64-х разрядная считывается из памяти.

Табл. 3-17 Часто используемые при логической активации константы разбиения для регистра `f1cr(f2cr)`.

РАЗРЯДНОСТЬ ЭЛЕМЕНТА	КОЛИЧЕСТВО ЭЛЕМЕНТОВ В СЛОВЕ	ЗНАЧЕНИЕ КОНСТАНТЫ В F1CR (F2CR)
64 бита	1	<code>f1crh = 80000000h</code>
32 бита	2	<code>80000000h</code>
21 бит	3	<code>4000020000100000h1</code>
16 бит	4	<code>80008000h</code>
10 бит	6	<code>0802008020080200h1</code>
8 бит	8	<code>80808080h</code>
4 бита	16	<code>88888888h</code>
2 бита	32	<code>0AAAAAAAAAh</code>

### 3.4.2 Регистр `nb1(nb2)`

Регистр `nb1` имеет разрядность 64 бита. Он доступен по записи из ассемблера и играет следующую роль в работе векторного процессора:

- определяет разбиение матрицы векторного процессора на столбцы;
- определяет разбиение на независимые элементы 64-х разрядных слов, участвующих в арифметических и логических операциях на АЛУ векторного процессора.

Регистр `nb1` не доступен по чтению. Попытка прочесть состояние регистра путем прямого обращения к нему приведет к синтаксической ошибке.

Прежде чем рассматривать его структуру и варианты использования, необходимо пояснить то, какое место занимает он в структуре векторного процессора NM6403.


Векторный процессор имеет в своем составе две операционных матрицы: рабочую и теневую. Рабочая матрица используется

непосредственно для вычислений, а теневая для подготовки очередной порции весовых коэффициентов, которая будет использована на последующем шаге вычислений. Информация из теневой матрицы в рабочую переписывается за один процессорный такт (см. описание команды *wtw*). Такая организация векторного процессора позволяет одновременно вести вычисления и заниматься загрузкой очередной порции входных данных.

Каждая матрица сопровождается своей парой регистров:

- *nb* - определяет разбиение матрицы на столбцы;
- *sb* - определяет разбиение на строки.

Рис. 3-3 Теневая и рабочая матрицы векторного процессора.



Для того, чтобы отличать пары регистров теневой и рабочей матрицы, они помечены цифрами. Так регистры теневой матрицы отмечены как *nb1* и *sb1*, а регистры рабочей - *nb2* и *sb2*.

Описание и правила использования регистров *sb1* и *sb2* приводятся в п. 3.4.3, здесь же далее будет дано описание регистров *nb1* и *nb2*.

Из программы на языке ассемблера доступен только регистр *nb1*. Он доступен только по записи. Чтение из *nb1* невозможно. Попытки чтения воспринимаются ассемблером, как синтаксические ошибки.

Регистр *nb1*, как уже было отмечено, является принадлежностью теневой матрицы. Для того, чтобы изменить значение регистра рабочей матрицы *nb2*, необходимо:


- сначала загрузить его в регистр *nb1*,
- при помощи команды *wtw*, осуществляющей копирование содержимого теневой матрицы в рабочую, переписать в *nb2*.

### Использование регистра *nb1*(*nb2*)

Регистр nb1(nb2) управляет разбиением теневой (рабочей) матрицы ВП на независимые вычислительные элементы и определяет конфигурацию входа  $\mathbf{y}$ . Он также задает границы элементов при выполнении операций на векторном АЛУ. Его разрядность 64 бита.

Границы между элементами внутри слова в общем случае задаются перепадом значения соответствующих граничных битов с единицы в ноль, если двигаться в направлении увеличения разрядности. Единицей помечается самый старший разряд элемента (см. Рис. 3-4).

Рис. 3-4 Разбиение матрицы на столбцы регистром nb1(nb2).



Крайний из возможных случаев - все биты регистра равны единице. Это означает, что каждый бит является старшим битом элемента разбиения, то есть разрядность всех элементов равна единице.

Диапазон возможных размерностей элементов, определяемых регистром nb1(nb2), составляет от 1 бита до 64.

Возможно также разбиение слова на элементы нерегулярным образом, то есть элементы, составляющие слово, могут иметь различную разрядность. Например, запись в регистр nb1 следующего значения:

```
data "NB"
  NB1: long = 8000000080008000h1;
end "NB";

begin "text"
  nb1 = [NB1]; //присвоение значения регистру nb1.
  ...
  wtw;
  ...
end "text";
```

определяет разбиение 64-х разрядных слов, поступающих на вход  $\mathbf{x}$  векторного узла, на один 32-х разрядный элемент и два 16-ти разрядных.

При отсутствии необходимости разбиения матрицы на столбцы в регистр `nb1` может быть записан 0. Процессор в этом случае автоматически выставит границу элемента в 63-ем разряде.

### **Загрузка значений в регистр `nb1`**

Прежде всего, необходимо помнить, что `nb1` - это 64-х разрядный регистр. Система команд процессора NM6403 не содержит кода команды, который бы позволил напрямую загрузить в регистр 64-х разрядную константу. Однако существует несколько косвенных способов загрузки значений в регистр `nb1`.

#### **Способ 1.** Загрузка по частям.

Процессор NM6403 позволяет осуществлять доступ к регистру `nb1` по частям. То есть отдельно может быть загружена старшая часть регистра, отдельно младшая. Для этого в язык ассемблера введены специальные символы:

- `nb1h` - старшая часть регистра `nb1`;
- `nb1l` - младшая часть регистра `nb1`.

Приведем пример загрузки регистра `nb1` по частям:

```
nb1l = 80808080h; // загрузка младшей части nb1.  
nb1h = 40404040h; // загрузка старшей части nb1.
```

В результате в регистр `nb1` загружено число 40404040808080h1.

#### **Способ 2.** Загрузка одинаковой младшей и старшей частей.

Если в младшую и старшую половины регистра необходимо загрузить одно и то же число, то можно использовать следующую команду:

```
nb1 = 80808080h; // загрузка одинаковых констант  
// в старшую и младшую части nb1.
```

При этом процессор автоматически запишет эту константу в обе половины регистра, то есть, после выполнения команды в регистре `nb1` будет находиться число: 80808080808080h1.

#### **Способ 3.** Загрузка в регистр содержимого памяти.

Регистр `nb1` можно инициализировать 64-х разрядной константой, расположенной в памяти. Приведем пример:

```
data ".data"  
    MyNB1: long = 0123456789ABCDEFh1;  
    ...  
end ".data";  
...  
begin ".text"  
    ...  
    nb1 = [MyNB1]; // загрузка в nb1 константы из памяти.  
    ...  
end ".text";
```



В результате в регистр nb1 загружено число 0123456789ABCDEFh1.

Загрузку константы из памяти возможно осуществить при помощи одной команды, поскольку процессор автоматически определяет, что данные загружаются в 64-х разрядный регистр, поэтому будет подкачено сразу две соседних ячейки памяти, начиная с четного адреса.

В таблице Табл. 3-18 приведены наиболее часто встречающиеся значения, записываемые в регистр nb1. Предполагается, что 32-х разрядная константа заносится в nb1 способом 2, приведенным выше, а 64-х разрядная считывается из памяти.

Табл. 3-18 Часто используемые константы разбиения для регистра nb1.

РАЗРЯДНОСТЬ ЭЛЕМЕНТА	КОЛИЧЕСТВО ЭЛЕМЕНТОВ В СЛОВЕ	ЗНАЧЕНИЕ КОНСТАНТЫ В NB1
64 бита	1	0
32 бита	2	80000000h
21 бит	3	4000020000100000h1
16 бит	4	80008000h
10 бит	6	0802008020080200h1
8 бит	8	80808080h
4 бита	16	88888888h
2 бита	32	0AAAAAAAAAh
1 бит	64	0FFFFFFFFFh

### 3.4.3 Регистр sb (sb1 и sb2)

Регистр sb имеет разрядность 64 бита. Он доступен по записи из ассемблера и используется для управления конфигурацией операционной матрицы ВП. С его помощью задается разбиение матрицы на строки.

Регистр sb недоступен по чтению. Попытка чтения из sb воспринимается ассемблером, как синтаксическая ошибка.

#### Структура регистра sb

Регистр sb, являясь скорее логическим, чем реальным, представляет собой совокупность регистров sb1 и sb2. Регистры sb1 и sb2 имеют разрядность 32 бита каждый.

Назначение sb1 и sb2 становится ясным из Рис. 3-3. Регистр sb1 является атрибутом теневой матрицы ВП и управляет ее

разбиением на строки, а sb2 определяет разбиение на строки рабочей матрицы.

Однако из ассемблера напрямую недоступен ни sb1, ни sb2. Для того, чтобы записать в них значения, необходимо использовать sb.

Каждый из битов регистра sb принадлежит либо sb1, либо sb2. Биты, принадлежащие одному из регистров, расположены в sb не по порядку, а **перемешаны** с битами другого (см. Рис. 3-5.).

Рис. 3-5 Регистр sb и составляющие его регистры sb1 и sb2.



Нечетные биты регистра sb принадлежат регистру sb1 (на рисунке - белые), четные - регистру sb2 (на рисунке - серые).

При записи значений в регистр sb, изменяются только биты регистра sb1 (нечетные). Ассемблер не запрещает записывать новые значения в четные биты sb, однако это никак не влияет на состояние sb2.

#### Использование регистра sb (sb1, sb2)

Регистр sb является логической формой представления регистров sb1 и sb2. Он доступен из языка ассемблера и позволяет задать значение регистра sb1. Задание напрямую значения регистра sb1 невозможно в силу архитектурных ограничений процессора NM6403.


Как уже отмечалось, регистр sb1 управляет разбиением на строки теневой матрицы ВП. sb2 определяет то же для рабочей матрицы и описывает конфигурацию ее входа **Х**.

Значение в sb1 заносится путем записи в нечетные биты регистра sb. В sb2 содержимое sb1 копируется при выполнении команды wtw.

Регистр sb1(sb2) имеет разрядность 32 бита. Это означает, что каждый его бит управляет двумя битами данных, поступающих на вход **Х** рабочей матрицы. В этом его отличие от регистра nb1(nb2), позволяющего управлять каждым битом входа **У**.

Границы между элементами внутри слова в общем случае задаются перепадом значения соответствующих граничных битов регистра sb1(sb2) с нуля в единицу, если двигаться в направлении увеличения разрядности. Единицей помечается самый младший разряд элемента.

На Рис. 3-6 изображено, как именно происходит разделение рабочей матрицы на строки при помощи регистра sb(sb2). Биты, замененные знаком "-", принадлежат регистру sb1 и не влияют на разбиение рабочей матрицы.

Рис. 3-6 Разбиение рабочей матрицы на строки регистром  $sb(sb2)$ .

Из Рис. 3-6 видно, как появилась логическая модель регистра  $sb$ , напоминающая "расческу", "зубцами" которой являются биты регистров  $sb1$  и  $sb2$ . Эта модель позволяет "растянуть" 32-х разрядные регистры на 64 бита.

Минимальная разрядность элементов, входящих в состав длинного слова, равна 2-м битам. Такое разбиение возникает при  $sb2=0FFFFFFFh$ . Максимальная - 64 бита, при этом  $sb2 = 1$ . Если в регистр записан ноль, то процессор автоматически устанавливает младший бит в единицу.

### Загрузка значений в регистр $sb$

Прежде всего, необходимо помнить, что  $sb$  - это 64-х разрядный регистр. Система команд процессора NM6403 не содержит кода команды, который бы позволил напрямую загрузить в регистр 64-х разрядную константу. Однако существует несколько косвенных способов загрузки значений в регистр  $sb$ .

#### Способ 1. Загрузка по частям.

Процессор NM6403 позволяет осуществлять доступ к регистру  $sb$  по частям. То есть отдельно может быть загружена старшая часть регистра, отдельно младшая. Для этого в язык ассемблера введены специальные символы:

- $sbh$  - старшая часть регистра  $sb$ ;

- `sb1` - младшая часть регистра `sb`.

Приведем пример загрузки регистра `sb` по частям:

```
sb1 = 02020202h; // загрузка младшей части sb.
```

```
sbh = 05050505h; // загрузка старшей части sb.
```

В результате в регистр `sb` загружается число `0505050502020202h` – и получается значение вида:

63	62	61	60	59	58	57	56	55	54	53	52	51	50	49	48	47	46	45	44	43	42	41	40	39	38	37	36	35	34	33	32	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1	0	0	0	0	0	0	1	0	0	0	0	1	0	0	0	0	1	0	0	0	0	1					

Напомним, что до выполнения команды `wtw` нечетные биты регистра `sb` определяются текущим значением регистра `sb2`, непосредственно после выполнения команды `wtw` в регистре `sb` окажется значение `0000000000303030hl`.

**Способ 2.** Загрузка одинаковой младшей и старшей частей.

Если в младшую и старшую половины регистра необходимо загрузить одно и то же число, то можно использовать следующую команду:

```
sb = 03030303h; // загрузка одинаковых констант
                  // в старшую и младшую части sb.
```

При этом процессор автоматически запишет эту константу в обе половины регистра, то есть, после выполнения команды в регистре `sb` будет (после выполнения команды `wtw`) находиться число: `0303030303030303hl`.

### Способ 3. Загрузка в регистр содержимого памяти.

Регистр `sb` можно инициализировать 64-х разрядной константой, расположенной в памяти. Приведем пример:

```
data "Секция_данных"
    MySB: long = 0123456789ABCDEFhl;
    ...
end "Секция_данных";
...
begin "Секция_кода"
    ...
    sb = [MySB];    // загрузка в sb константы из
                    // из памяти.
    ...
end "Секция кода";
```

В результате в регистр `sb` (после выполнения команды `wtw`) загружено число `00330033CCFFCCFFh`.

Загрузку константы из памяти возможно осуществить при помощи одной команды, поскольку процессор автоматически

определяет, что данные загружаются в 64-х разрядный регистр, поэтому будет подкачено сразу две соседних ячейки памяти, начиная с четного адреса.

В Табл. 3-19 приведены наиболее часто встречающиеся значения, записываемые в регистр *sb*. Предполагается, что 32-х разрядная константа заносится в *sb* способом 2, приведенным выше, а 64-х разрядная считывается из памяти.

Табл. 3-19 Пример констант разбиения для регистра *sb*.

РАЗРЯДНОСТЬ ЭЛЕМЕНТА (БИТОВ)	КОЛИЧЕСТВО ЭЛЕМЕНТОВ В СЛОВЕ	ЗНАЧЕНИЕ КОНСТАНТЫ, ЗАПИСЫВАЕМОЙ В <i>sb</i>
64	1	0
32	2	2
20	3	2000020000200002h1
16	4	00020002h
10	6	0208020080200802h1
8	8	02020202h
4	16	22222222h
2	32	0AAAAAAAAAh

Чтобы не возникала путаница, какие биты регистра *sb* нужно заполнять, а какие нет, можно одними и теми же значениями прописывать пары битов. Это не приведет к каким-либо последствиям, поскольку четные биты, соответствующие *sb2*, будут проигнорированы процессором. Таким образом, например, запись в *sb* значения 02020202h эквивалентна *sb* = 03030303h.

### 3.4.4 Регистр *vr*

Регистр *vr* используется только в операции взвешенного суммирования на векторном процессоре, выступая в качестве операнда *Y* (см. пункт 1.5.2). Он имеет разрядность 64 бита. Регистр *vr* доступен для записи. Содержимое *vr* не подается на Рабочую Матрицу, а приходит прямо на Векторное АЛУ (см. Рис. 1-5). Главной функцией *vr* является добавление одинакового смещения ко всем элементам вектора данных.

#### Использование регистра *vr*

Как уже было сказано, регистр *vr* используется только в операции взвешенного суммирования только в качестве операнда *Y*. При выполнении команды *vsum* из регистра *vr* на каждом такте считывается хранящееся там значение и суммируется с результатом

умножения соответствующего значения из операнда X на рабочую матрицу.

Пример использования регистра `vr` в операции взвешенного суммирования:

```
begin "text"  
    ...  
    rep 20 data = [ar0++] with vsum, data, vr;  
    ...  
end "text";
```

В результате выполнения данной команды из памяти по адресу `ar0` будет прочитано 20 длинных слов, каждое из которых будет умножено на рабочую матрицу, а к результату добавлено значение из `vr`.

### **Загрузка значений в регистр `vr`**

Прежде всего, необходимо помнить, что `vr` - это 64-х разрядный регистр. Система команд процессора NM6403 не содержит кода команды, который бы позволил напрямую загрузить в регистр 64-х разрядную константу. Однако существует несколько косвенных способов загрузки значений в регистр `vr`.

Загрузка значений в регистр может осуществляться либо из памяти, либо из пары регистров - адресного и парного с ним регистра общего назначения.

#### **Способ 1.** Загрузка по частям.

Процессор NM6403 позволяет осуществлять доступ к регистру `vr` по частям. То есть отдельно может быть загружена старшая часть регистра, отдельно младшая. Для этого в язык ассемблера введены специальные символы:

- `vrh` - старшая часть регистра `vr`;
- `vrl` - младшая часть регистра `vr`.

Приведем пример загрузки регистра `vr` по частям:

```
vrl = 02020202h; // загрузка младшей части vr.  
vrh = 05050505h; // загрузка старшей части vr.
```

В результате в регистр `vr` загружено число `0505050502020202hl`.

#### **Способ 2.** Загрузка одинаковой младшей и старшей частей.

Если в младшую и старшую половины регистра необходимо загрузить одно и то же число, то можно использовать следующую команду:

```
vr = 03030303h; // загрузка одинаковых констант  
                // в старшую и младшую части vr.
```

При этом процессор автоматически запишет эту константу в обе половины регистра, то есть, после выполнения команды в регистре `vr` будет находиться число: `0303030303030303h1`.

### **Способ 3.** Загрузка в регистр содержимого памяти.

Пример загрузки `vr` из памяти:

```
data "data"
    InitVR : long = 0123456789ABCDEFh1;
end "data";
begin "text"
    ...
    vr = [InitVR]; // длинная команда
                    // (содержит константу).

    ...
    ar0 = InitVR;
    vr = [ar0];    // короткая команда.
    ...
end "text";
```


Пример загрузки `vr` из пары регистров:

```
begin "text"
    ...
    ar0, gr0 = [InitVR];
    vr = ar0, gr0;    // короткая команда.
    ...
end "text";
```

### 3.4.5 Регистр-контейнер `afifo`

Векторный регистр `afifo` представляет собой двух портовый буфер, организованный по принципу FIFO и имеющий объем 32 64-х разрядных слова. Его основное назначение - аккумулятор для хранения результата выполнения последней векторной команды.

Рис. 3-7 Взаимодействие `afifo` с другими устройствами процессора NM6403.



Регистр `afifo` доступен из ассемблера как по чтению, так и по записи. Однако он может использоваться только в векторных командах процессора. Данные из памяти не могут напрямую быть записаны в `afifo`, минуя операционный узел ВП. То есть имеется только один вход - это выход операционного узла (см. Рис. 3-7). Ниже будет показано, как можно загрузить данные из памяти в `afifo`.

Буфер `afifo` участвует непосредственно или косвенно в каждой векторной инструкции, исключая загрузку весов в рабочую матрицу. Буфер может использоваться в обеих частях векторной команды. Если он используется в левой части команды, то в нем сохраняется результат вычислений, если `afifo` используется в правой части команды, то он участвует в вычислениях как операнд **X** или **Y**.

Буфер `afifo` может освобождаться и/или заполняться только в течение одной векторной команды. В нем **не могут** накапливаться результаты нескольких векторных команд.

Содержимое буфера `afifo` изменяется в каждой векторной инструкции, за исключением загрузки весов. Если буфер содержит данные (т.е. он заполнен), следующая векторная команда должна или сохранить данный в памяти или повторно использовать их как входные данные в последующих вычислениях. Выполнение команды, которая производит вычисления и не сохраняет или не использует содержимое `afifo`, вызывает сбой.

Для того чтобы избежать некорректного использования `afifo`, необходимо придерживаться следующих правил:

- не загружать данные из пустого `afifo` (пустое `afifo` не может быть использовано как источник-операнд в векторных командах);
- не загружать данные в непустое `afifo`, если текущая инструкция не сохраняет предыдущее содержимое `afifo` в память или не использует его как источник-операнд.
- все регистры-контейнеры, использующиеся в векторных командах, должны содержать одинаковое количество данных.

#### **Очистка содержимого `afifo`**

Контроль за содержимым `afifo` может осуществляться программно путем анализа битов `EMPTA` (бит 12: "`afifo` пустое"/"`afifo` непустое") и `FULLA` (бит 11: "`afifo` заполнено"/"`afifo` не заполнено") в поле `VPF` регистра `intr` (см. 3.2.3 Регистр `intr`). Они отражают динамическое состояние `afifo` (то, как меняется его состояние в процессе выполнения векторной команды).

Биты поля `AFIFO_VAL` регистра `pswr` хранят информацию о количестве слов в `afifo` до и после выполнения команды или группы команд. Эта информация более статична (меняется один раз в течение выполнения команды и описывает результат, а не процесс).

Содержимое `afifo` может быть программно очищено путем установки в 1 бита `AFCL` (бит 14) поля `FCL` регистра `pswr` (см. 3.2.6 Регистр `pswr`). После того, как бит `AFCL` в `pswr` выставлен в 1, он должен быть сброшен в 0, иначе будет заблокирована работа ВП. Команды установки и снятия бита могут следовать друг за другом.



Следующий пример показывает фрагмент программы, который очищает содержимое `afifo`:

```
begin ".text"
...
    pswr set    4000h; // бит AFCL устанавливается в '1'
    pswr clear 4000h; // бит AFCL очищается, afifo пусто
...
end ".text";
```

### Загрузка данных в `afifo`

Регистр `afifo` представляет собой очередь FIFO. Глубина её заполнения зависит от выполняемой векторной команды, и может изменяться в пределах от одного до тридцати двух длинных слов, например:

```
rep 24 data = [ar0++] with vsum , data, ram;
```

Вследствие выполнения операции взвешенного суммирования, приведенной выше, в `afifo` попало 24 слова результата.

Хотя данные попадают в `afifo` только в результате выполнения вычислений на ВП, существует возможность загрузить их из памяти без изменений. Например, следующая команда направляет 10 длинных слов входных данных в `afifo`:

```
rep 10 data = [ar0++] with data; // данные попадают
                                // напрямую в afifo.
```

При выполнении приведенной выше инструкции в ВП выполняется операция логического OR с нулевым вектором, которая не приводит к изменению данных. Теперь в `afifo` хранится 10 длинных слов, загруженных из памяти.

Как уже было сказано, невозможно заполнять `afifo` по частям, то есть первой командой загрузить туда 5 слов, а второй еще пять. Загрузка данных в `afifo` возможна только в том случае, если к этому моменту `afifo` пусто, или оно используется в качестве входного буфера в данной операции. Более подробно об ошибках при работе с `afifo` см. ниже.

### Выгрузка данных из `afifo` в память и в `ram`

Данные, хранящиеся в `afifo`, могут быть выгружены в память. Для этого используется, например, следующая команда:

```
rep 1 [ar0++] = afifo;
```

Приведенная выше команда выгружает из `afifo` в память одно слово. Необходимо отметить, что невозможно выгружать данные из `afifo` в память по частям, то есть одной командой выгрузить 10 слов из находящихся там 16-ти, а другой оставшиеся шесть. Возможна только выгрузка содержимого целиком, задаваемая одной командой.

Параллельно с выгрузкой в память содержимое `afifo` может быть скопировано в `ram`. Эта операция осуществляется обычно при помощи следующей инструкции:

```
rep 8 [ar0++], ram = afifo;
```

При такой записи старое содержимое `ram` будет заменено на новое, пришедшее из `afifo`. Невозможно скопировать `afifo` только в `ram`, без записи в память.


### Примечание

*Содержимое `afifo` не может быть выгружено в регистры процессора или регистровые пары, только в память.*

### **Использование `afifo` в качестве входного буфера в векторных операциях**

Содержимое `afifo` может быть использовано на следующем шаге вычислений, в качестве входного буфера, содержимое которого подается на вход **X** или/и **Y** ВП (см. Рис. 3-7). Такое возможно благодаря тому, что `afifo` является двух портовым. Одновременно его старое содержимое подается на вход ВП, очередь внутри `afifo` сдвигается, а в освободившуюся ячейку заносится результат новых вычислений.

Рис. 3-8 Содержимое afifo на различных стадиях выполнения векторных инструкций



Содержимое afifo может подаваться на вход **X** операционного узла, например:

вход **X**      вход **Y**

```
rep 32 data = [ar0++] with afifo and data;
```

Приведенная выше инструкция выполняет побитовую операцию AND содержимого памяти с тем, что хранилось к этому моменту в afifo. Операция выполняется на векторном АЛУ, входящем в состав операционного узла, первый из двух операндов в правой части команды попадает на вход **X**, второй на вход **Y**.

Также содержимое afifo может быть подано на вход **Y**:

вход **X**    вход **Y**

```
rep 32 data = [ar0++] with vsum , data, afifo;
```

Приведенная выше инструкция выполняет операцию взвешенного суммирования на рабочей матрице ВП, входящей в состав операционного узла.

Содержимое `afifo` может быть подано и на вход **X** и на **Y**:

вход **X**    вход **Y**

```
rep 32 with afifo + afifo;
```

Приведенная выше инструкция удваивает значения элементов, расположенных в `afifo`.

Результаты всех трех приведенных выше операций попадают в `afifo`.

#### **Одновременная выгрузка из `afifo` в память и передача его на вход ОУ**

Регистр `afifo` позволяет одновременную выгрузку данных в память и передачу его содержимого на входы **X** и/или **Y** операционного узла ВП, например:

```
rep 32 [ar0++] = afifo with afifo - ram;
```

В приведенной выше команде содержимое `afifo` сохраняется в памяти и одновременно используется для операции вычитания в правой части команды. В результате этого действия через 32 такта старое содержимое `afifo` окажется во внешней памяти, а в `afifo` будет храниться разность его старого содержимого и данных из `ram`.

Регистр `afifo` позволяет в одной команде выполнять даже такую многоходовую комбинацию пересылок и преобразований, как одновременное сохранение содержимого в памяти, в `ram` и передача его на вход операционного узла, например:

```
rep 20 [ar0++], ram = afifo with not afifo;
```

В приведенной выше команде содержимое `afifo` сохраняется в памяти, копируется в `ram` и одновременно используется для операции отрицания в правой части команды. В результате этого действия через 20 тактов старое содержимое `afifo` окажется во внешней памяти, те же данные попадут в `ram`, а в `afifo` будет храниться отрицание его старого содержимого.

#### **Использование `afifo` в операциях маскирования**

В операциях маскирования, выполняемых на операционном узле ВП, помимо входов **X** и **Y** существует вход для маски. Более подробно об операциях маскирования см. 1.5.4 Операция маскирования. Содержимое `afifo` может использоваться в качестве маски, например:

вход маски

```
rep 32 data = [ar0++] with mask afifo, ram, data;
```

Приведенная выше команда выполняет операцию маскирования на векторном АЛУ.

Другой пример демонстрирует использование `afifo` в операции маскирования, совмещенной с выполнением взвешенного суммирования:

ВХОД маски

```
rep 32 data = [ar0++] with vsum afifo, ram, data;
```

### **Ошибки при работе с `afifo`**

Следующие причины лежат в основе ошибок при работе с `afifo`:

- попытка читать данные из пустого `afifo`;
- попытка читать больше данных, чем содержится в `afifo`;
- попытка читать меньше данных, чем содержится в `afifo`;
- попытка записывать результаты в непустое `afifo`.

В случае возникновения ошибки при работе с `afifo` по указанным выше причинам команда, в которой содержится ошибка, не обрабатывается. Процессор заменяет ее пустой командой `vnul` и порождает прерывание по неправильной векторной команде.

## 3.4.6 Логический регистр-контейнер `data`

Векторный регистр `data` является логическим регистром, используемым для описания данных, проходящих по шине данных в направлении из внешней памяти в операционный узел ВП во время выполнения векторной команды.

На каждом такте выполнения векторной команды значение регистра `data` равно значению слова данных, считанного из памяти и проходящего в данный момент по шине данных (глобальной или локальной). Регистр `data` введен для того, чтобы управлять потоком данных, считываемых из памяти и направлять его на входы операционного узла ВП.

Регистр `data` может для общности рассматриваться как псевдобуфер шины данных. Псевдобуфер имеет глубину 32х64 бита и организован по принципу FIFO. Поскольку одна векторная команда может считывать содержимое произвольного числа ячеек внешней памяти в пределах от 1 до 32, глубина псевдобуфера может изменяться в этих пределах.

### **Использование `data` для обработки данных на проходе**

Регистр `data` используется для обработки данных на проходе во время считывания их из внешней памяти, например:

вход `Y`

```
rep 32 data = [ar0++] with ram or data;
```

В приведенной выше команде 32 слова данных, считываемые из памяти, поступают на вход **Y** операционного узла, где выполняется побитовая операция OR с содержимым `ram`. Точно также данные из памяти могут быть поданы на вход **X**:

Вход **X**

```
rep 32 data = [ar0++] with data or ram;
```

В приведенной выше команде 32 слова данных, считываемые из памяти, поступают на вход **X** операционного узла, где выполняется побитовая операция OR с содержимым `ram`. Результат выполнения двух приведенных выше команд будет одинаковым.

С помощью регистра `data` данные из памяти могут быть направлены как на вход **X** операционного узла ВП, так и на вход **Y**, в том числе одновременно, например:

Вход **X**    вход **Y**

```
rep 32 data = [ar0++] with data + data;
```

В приведенной выше команде значения элементов вектора, считываемого из памяти, удваиваются на проходе.

Результаты выполнения всех приведенных выше команд попадают в `afifo`.

### **Использование `data` в операциях маскирования**

В операциях маскирования, выполняемых на операционном узле ВП, помимо входов **X** и **Y** существует вход для маски. Более подробно об операциях маскирования см. 1.5.4 Операция маскирования. Содержимое `data` может использоваться в качестве маски, например:

вход маски

```
rep 32 data = [ar0++] with mask data, afifo, ram;
```

Приведенная выше команда выполняет операцию маскирования на векторном АЛУ.

Другой пример демонстрирует использование `data` в операции маскирования, совмещенной с выполнением взвешенного суммирования:

вход маски

```
rep 32 data = [ar0++] with vsum data, ram, afifo;
```

### **Ошибки при работе с регистром `data`**

Ошибки при работе с регистром `data` происходят при попытке использовать регистр `data` в правой части инструкции без загрузки данных в регистр из памяти в левой части инструкции.

Инструкции, содержащие подобную ошибку, не выполняются, процессор заменяет их пустой командой `vnul` и порождает прерывание по неправильной векторной команде.

### 3.4.7 Регистр-контейнер ram

Векторный регистр ram представляет собой очередь глубиной в 32 64-х разрядных слова, организованная по принципу FIFO. В ram может быть загружено от 1 до 32 слов. Основным его отличием от обычного FIFO является то, что после считывания из ram его содержимое сохраняется. То есть, записав один раз вектор данных в ram его затем можно повторно использовать в векторных операциях.

Регистр ram доступен из ассемблера как по чтению, так и по записи. Однако он может использоваться только в векторных командах процессора.

Данные в ram могут быть записаны напрямую из памяти или из afifo(см. выше).

Данные, хранящиеся в ram, используются в качестве входных для векторного АЛУ и для операций взвешенного суммирования на рабочей матрице ВП. Они могут быть поданы как на вход X операционного узла ВП, так и на вход Y.

Содержимое ram не может быть напрямую сохранено во внешней памяти, только через операционный узел ВП.

Векторный регистр ram предназначен для хранения только одного вектора упакованных данных, длиной от 1 до 32 длинных слов. Любая запись в ram приводит к потере его прежнего содержимого. Содержимое ram может многократно использоваться в векторных операциях, однако в вычислениях должны участвовать все данные, хранящиеся в ram. Не допускается использование только части хранящихся там данных.

Контроль над содержимым ram может осуществляться программно, путем анализа поля RAM\_VAL регистра intr (см. 3.2.3 Регистр intr). Это поле сообщает, какое количество длинных слов в данный момент находится в ram.

#### **Загрузка данных в ram**

Данные загружаются непосредственно из внешней памяти, например:

```
rep 16 ram = [ar0++];
```

Приведенная выше команда, описывает загрузку 16-ти длинных слов упакованных данных из внешней памяти в ram. При этом старое содержимое буфера теряется, даже если там хранилось 32 слова.

Важное свойство процесса загрузки ram состоит в том, что данные, считываемые из памяти, проходят по шине данных, а значит параллельно с загрузкой в ram могут быть направлены на входы операционного узла ВП, например:

```
rep 32 ram = [ar0++] with data + afifo;
```

В приведенной выше команде данные из памяти копируются в `ram` и параллельно передаются на вход векторного АЛУ для выполнения операции сложения с содержимым буфера `afifo`.

### **Использование `ram` в операциях на ОУ ВП**

Как уже говорилось, содержимое `ram` может многократно использоваться в вычислениях, выполняемых на операционном узле ВП. Содержимое `ram` может подаваться на вход **X** операционного узла, например:

вход **X**

```
rep 32 data = [ar0++] with ram and data;
```

Приведенная выше инструкция выполняет побитовую операцию AND содержимого памяти с тем, что хранится в `ram`. Операция выполняется на векторном АЛУ, входящем в состав операционного узла, первый из двух операндов в правой части команды попадает на вход **X**, второй на вход **Y**.

Также содержимое `ram` может быть подано на вход **Y**:

вход **Y**

```
rep 32 data = [ar0++] with vsum , data, ram;
```

Приведенная выше инструкция выполняет операцию взвешенного суммирования на рабочей матрице ВП, входящей в состав операционного узла.

Содержимое `afifo` может быть подано и на вход **X** и на **Y**:

вход **X**    вход **Y**

```
rep 32 with ram + ram;
```

Приведенная выше инструкция удваивает значения элементов, расположенных в `ram`.

Результаты выполнения всех приведенных выше команд попадают в `afifo`.

### **Использование `ram` в операциях маскирования**

В операциях маскирования, выполняемых на операционном узле ВП, помимо входов **X** и **Y** существует вход для маски. Более подробно об операциях маскирования см. 1.5.4 Операция маскирования. Содержимое `ram` может использоваться в качестве маски, например:

вход маски

```
rep 32 data = [ar0++] with mask ram, afifo, data;
```

Приведенная выше команда выполняет операцию маскирования на векторном АЛУ.

Другой пример демонстрирует использование `ram` в операции маскирования, совмещенной с выполнением взвешенного суммирования:



вход маски

```
rep 32 data = [ar0++] with vsum ram, data, afifo;
```

### Ошибки при работе с ram

Следующие причины лежат в основе ошибок при работе с ram:


- попытка читать данные из пустого ram;
- попытка читать больше данных, чем содержится в ram;
- попытка читать меньше данных, чем содержится в ram;
- попытка одновременно вести запись в ram и использовать его старое содержимое.

В случае возникновения ошибки при работе с ram по указанным выше причинам команда, в которой содержится ошибка, не обрабатывается. Процессор заменяет ее пустой командой `vnul` и порождает прерывание по неправильной векторной команде.

### 3.4.8 Регистр-контейнер wfifo

Векторный регистр `wfifo` представляет собой очередь глубиной в 32 64-х разрядных слова, организованную по принципу двух портового FIFO. Он используется как буфер для накопления и хранения весовых коэффициентов, которые затем загружаются в теньевую матрицу ВП, а из нее в рабочую.

Рис. 3-9 Загрузка весов из внешней памяти



Как видно из рисунка буфер `wfifo` может использоваться для быстрой загрузки данных из внешней памяти, данный процесс позволяет разгрузить внешнюю шину данных.

Регистр `wfifo` доступен как по чтению, так и по записи. Однако он может использоваться только в векторных командах процессора. Загрузка данных из внешней памяти в `wfifo` осуществляется напрямую 64-х разрядными словами (см. ниже). Данные, хранящиеся в `wfifo`, могут быть выгружены оттуда только в теньевую матрицу.

Регистр `wfifo` не может быть использован в качестве источника для входов **X** и **Y** операционного узла ВП, а также для входа маски при операциях маскирования. Единственное его предназначение состоит в хранении весовых коэффициентов.

В отличие от других векторных регистров-контейнеров загрузка данных и их выгрузка из `wfifo` может осуществляться по частям, то есть, например, в `wfifo` можно загрузить сначала 8 слов, а затем еще 24, но так, чтобы не произошло переполнения. То же происходит при чтении из `wfifo`. Процессор NM6403 в зависимости от конфигурации теневой матрицы считывает из `wfifo` разное количество слов. При этом в буфере могут оставаться данные, которые будут считаны следующей командой обращения к `wfifo`.

Примечание	<i>Загрузка весов из <code>wfifo</code> в теневую матрицу всегда происходит за 32 такта, что является основным ограничением ВП. Все использующиеся алгоритмы должны принимать это во внимание. Но данная операция может выполняться в фоновом режиме во время выполнения других скалярных и векторных команд.</i>
Примечание	<i>На процессоре NM6405 загрузка весов из <code>wfifo</code> в теневую матрицу значительно ускорена и происходит за число тактов равное числу строк в разбиении матрицы, но не менее 2-х тактов. Данная операция может выполняться в фоновом режиме во время выполнения других скалярных и векторных команд.</i>

### Очистка содержимого `wfifo`

Контроль за содержимым `wfifo` может осуществляться программно путем анализа битов `EMPTW` (бит 10: "`wfifo` пустое"/"`wfifo` не пустое") и `FULLW` (бит 9: "`wfifo` заполнено"/"`wfifo` не заполнено") в поле `VPF` регистра `intr` (см. 3.2.3 Регистр `intr`). Они отражают динамическое состояние `wfifo` (то, как меняется его состояние в процессе выполнения векторной команды).

Поле `WFIFO_VAL` регистра `intr` содержит информацию о количестве слов в `wfifo` после выполнения инструкции или группы инструкций. Данное поле изменяется медленней, чем поле `EMPTW` и `FULLW`, т.к. оно описывает результат, а не процесс.

Содержимое `wfifo` может быть программно очищено путем установки в 1 бита `WFCL` (бит 15) поля `FCL` регистра `pswr` (см. 3.2.6 Регистр `pswr`). После того, как бит `WFCL` в `pswr` выставлен в 1, он должен быть сброшен в 0, иначе будет заблокирована работа ВП. Команды установки и снятия бита могут следовать друг за другом, как в нижеприведенном примере:

```
begin ".text"
...
pswr set    8000h; // бит WFCL установлен в '1'
pswr clear  8000h; // бит WFCL сброшен, wfifo пустое
...
end ".text";
```

### Загрузка весовых коэффициентов в `wfifo`

Загрузка весовых коэффициентов в `wfifo` происходит напрямую из памяти. `wfifo` может заполняться за одну или за несколько команд, например:

```
rep 16 wfifo = [ar0++]; // загрузка первых 16-ти слов
rep 16 wfifo = [ar1++]; // загрузка вторых 16-ти слов
```

Первой из приведенных выше команд в `wfifo` загружаются 16 длинных слов весовых коэффициентов, во второй подгружаются еще 16 слов с другого адреса памяти. При этом общее заполнение `wfifo` составляет 32 слова.

### **Выгрузка весовых коэффициентов из `wfifo`**

Из `wfifo` весовые коэффициенты могут быть выгружены только в теневую матрицу. Для этого используется инструкция `ftw`, которая может использоваться как отдельная команда, например:

```
ftw;
```

и может также входить в состав другой векторной команды, например:

```
rep 32 data = [ar0++], ftw with not data;
```

### **Одновременная загрузка и выгрузка данных из `wfifo`**

Буфер `wfifo` является двух портовым, возможна одновременная загрузка в него набора весовых коэффициентов и выгрузка в теневую матрицу, например:

```
rep 32 wfifo = [ar0++], ftw;
```

Приведенная выше команда осуществляет одновременно загрузку весов в `wfifo` и выгрузку из `wfifo` в теневую матрицу ВП. Если к моменту начала выполнения команды `wfifo` было пусто, то операция выгрузки весов в теневую матрицу будет аппаратно блокирована, пока в `wfifo` не появится первый элемент данных, подгруженный из памяти.

После того, как первое слово данных появится в буфере, оно следующим же тактом будет отправлено в теневую матрицу. Этим же тактом в `wfifo` будет подгружено следующее слово из памяти. Таким образом, в теневую матрицу 32 слова будут загружены за 33 такта. При этом `wfifo` останется в результате пустым.

Если в `wfifo` к моменту выполнения команды уже находилось какое-то количество весовых коэффициентов, то они первыми будут направлены в теневую матрицу. В то же время в `wfifo` будут подгружаться новые данные. Если тех весов, которые находились в `wfifo` к моменту начала выполнения команды, недостаточно для заполнения теневой матрицы, то в нее попадет и часть вновь загружаемых данных.

### **Загрузка в `wfifo` нескольких матриц весовых коэффициентов**

Количество слов, загружаемых в теневую матрицу из `wfifo`, определяется разбиением ее на строки. Каждой строке матрицы

соответствует 64-х разрядное слово данных (см. 3.4.3 Регистр sb (sb1 и sb2)).

Если количество слов, загружаемых в теневую матрицу из `wfifo` значительно меньше его емкости, то целесообразно загрузить в `wfifo` сразу несколько матриц весовых коэффициентов, а затем командой `ftw` подчитывать порции данных для обновления содержимого теневой матрицы. Это позволит разгрузить шины данных и использовать их более эффективно, например:

```
data "dataMatrix"
    Matrix: long[32] = (...);
end "dataMatrix";

begin "text"
...
sb = 02020202h; // в матрице 8 строк.
ar0 = Matrix;   // загрузка в регистр адреса матрицы.
rep 32 wfifo = [ar0++], ftw, wtw; // загрузка весов с
...                // одновременной записью 8-ми из них
                    // в теневую матрицу.
                    // В wfifo осталось 24 слова.
ftw, wtw;         // Загрузка в теневую матрицу
                    // следующих 8-ми слов.
...                // В wfifo осталось 16 слов.
ftw, wtw;         // Загрузка в теневую матрицу
                    // следующих 8-ми слов.
...                // В wfifo осталось 8 слов.
ftw, wtw;         // Загрузка в теневую матрицу
                    // следующих 8-ми слов.
...                // В wfifo осталось пустым.
end "text";
```

Загрузка весовых коэффициентов из `wfifo` в теневую матрицу не занимает внешнюю шину, поэтому может протекать на фоне выполнения других векторных и скалярных команд. Часто описанный выше подход к работе с `wfifo` упрощает разработку программ.

### Ошибки при работе с `wfifo`

Следующие причины лежат в основе ошибок при работе с `wfifo`:

- попытка читать данные из пустого `wfifo`;
- попытка записывать данные в заполненное `wfifo` без одновременной их выгрузки в теневую матрицу;

В случае возникновения ошибки при работе с `ram` по указанным выше причинам команда, в которой содержится ошибка, не отрабатывается и процессор блокируется.

### Пример загрузки весов в `wfifo`

Процедура загрузки весов в рабочую матрицу рассматривается на примере, в котором матрица разбита на 8 строк и 8 столбцов. На

Рис. 3-10 представлена схема обработки данных в векторной части процессора:

Рис. 3-10 Загрузка коэффициентов в рабочую матрицу.



Данные в рабочую матрицу заносятся из внешней памяти, доступной процессору. В памяти они хранятся в виде массива 64-х разрядных слов. При загрузке матрицы в нее попадет столько слов, каково ее разбиение по строкам, заданное в регистре sb2. Каждая строка задается отдельным 64-х разрядным словом. Слово массива с нулевым индексом попадает в нулевую строку матрицы. Как видно из Рис. 3-10, строки рабочей матрицы нумеруются снизу вверх. Такой способ нумерации обусловлен нумерацией битов в слове (нумерация ведется справа налево, младший бит находится справа). В том же направлении ведется увеличение адресов памяти.

На языке ассемблера запись массива данных, соответствующую блоку коэффициентов, загружаемых в матрицу, имеет вид:

```
data "data"
    Matrx: long[8] = (00101010101010101hl, // нулевая строка
                     0FF01FF01FF01FF01hl, // младший байт слова
                     0FFFF0101FFFF0101hl, // вторая строка
                     001FFFF0101FFFF01hl,
                     0FFFFFFFF01010101hl,
                     001FF01FFFF01FF01hl,
                     00101FFFFFFFF0101hl,
                     0FF0101FF01FFFF01hl); // седьмая строка
```

Поскольку рабочая матрица процессора NM6403 разбивается регистром nb2 на 8 столбцов, младший байт нулевого слова массива попадет в нулевой столбец, первый байт в первый столбец, и т.д.

## Примечание

*Стоит обратить внимание на то, что хотя строки рабочей матрицы нумеруются снизу вверх, в нулевую строку попадет нулевой элемент массива, который при записи массива в столбик (в ассемблерном файле) оказывается самым верхним.*

Весовые коэффициенты читаются из памяти `wfifo`. Загрузка данных из памяти в рабочую матрицу описывается следующими командами на языке ассемблера:

```
begin "text"
<_Func>
    nb1 = 80808080h; //разбиение матрицы на столбцы.
    sb  = 03030303h; //разбиение матрицы на строки.

    ar0 = Matrix;
    rep 8 wfifo = [ar0++], ftw, wtw;
    ...
end "text";
```

Сначала заполняются регистры `nb1` и `sb`, определяющие будущее разбиение матрицы. Реально разбиение, задаваемое ими, вступит в силу не сразу после присваивания им новых значений, а только после выполнения команды `wtw`.

Регистры `nb1` и `sb` являются 64-х битовыми. Если они инициализируются 32-х разрядной константой, то процессор копирует это значение в старшие 32 бита, то есть получается, что регистр `nb1` инициализирован длинной константой `8080808080808080h1`. То же верно и для регистра `sb`. Более подробно работа с регистрами `nb1` и `sb` описана в пунктах 3.4.2 Регистр `nb1`(`nb2`) и 3.4.3 Регистр `sb` (`sb1` и `sb2`).

Итак, определено будущее разбиение рабочей матрицы.

В адресный регистр заносится адрес массива весовых коэффициентов, а затем данные загружаются из памяти в `wfifo`.

По команде `ftw` данные из `wfifo` попадают в теневую матрицу. Эта передача занимает всегда 32 такта, независимо от того, сколько слов загружается в матрицу. Например, в случае загрузки матрицы из восьми слов, их перекодировка во внутреннее представление по-прежнему длится 32 такта. Однако перекодировка ведется параллельно с закачкой весов и начинается с момента появления первого слова в `wfifo`.

На процессоре NM6405 загрузка весов из `wfifo` в теневую матрицу значительно ускорена и происходит за число тактов равное числу строк в разбиении матрицы, но не менее 2-х тактов.

После того, как закачка весов в теневую матрицу завершена, выполняется команда `wtw`. Она за один такт переписывает содержимое теневой матрицы в рабочую. При этом значения регистров `nb1` и `sb1` копируются в `nb2` и `sb2`. Загрузка рабочей матрицы завершена.







## 4 Формат Ассемблерных Инструкций

Процессор NM6403 работает с машинными командами 32-х и 64-х разрядного формата. В одной машинной команде содержится две операции процессора. В этом смысле NM6403 представляет собой скалярный микропроцессор со статической LIW-архитектурой.

Поскольку процессор NM6405 совместим снизу вверх с процессором NM6403, то все содержимое данного раздела применимо без изменений к процессору NM6405.

### **Разрядность инструкций процессора**

**Короткие инструкции** не содержат константы и имеют разрядность 32 бита.

**Длинные инструкции** содержат в коде команды 32-х разрядную константу, поэтому их разрядность составляет 64 бита.

Процессор адресуется к 32-х разрядным словам. На хранение коротких инструкций отводится одна ячейка памяти, для длинных - две.

#### **Примечание**

*Длинные инструкции всегда располагаются по четным адресам. Если начало длинной инструкции при ассемблировании приходится на нечетный адрес, перед ней автоматически вставляется пустая команда nul.*

Процессор NM6403 за одно обращение к памяти считывает либо две коротких инструкции, либо одну длинную, поэтому регистр `pc`, определяющий адрес следующей считываемой инструкции, всегда имеет четное значение. Подробнее о регистре `pc` см. 3.2.5 Регистр `pc`.

### **Типы инструкций процессора**

Все инструкции процессора NM6403 делятся на:

- **скалярные инструкции**, которые управляют работой скалярного RISC-ядра, таймеров, осуществляют загрузку/чтение всех регистров (доступных по чтению/записи) за исключением векторных регистров, образующих очереди FIFO;
- **векторные инструкции**, которые управляют работой векторного процессора.

### **Структура инструкций процессора**

**Каждая** инструкция процессора NM6403 состоит из **двух частей**, называемых условно "левой" и "правой". Обе части инструкции выполняются процессором одновременно.

В **левой** части инструкции записываются только **адресные операции**, в **правой** все **арифметическо-логические**, не связанные с вычислением адресов и обращением к памяти.

Левая и правая части инструкции соединяются воедино при помощи ключевого слова `with`. Пример инструкции процессора:

```
gr0 = [ar0++] with gr1 = gr3 << 4;
```

Левая часть инструкции,  
адресная операция

Правая часть инструкции,  
арифметическая операция

В языке ассемблера левая или правая часть инструкции может быть опущена, однако поскольку процессор не может выполнить только левую или только правую часть команды, вместо опускаемой части при компиляции автоматически добавляется пустая операция `nul`. То есть ассемблерная инструкция записанная как:

```
gr0 = [ar0++];
```

трактруется ассемблером как:

```
gr0 = [ar0++] with nul;
```

Или то же самое с левой частью:

```
gr1 = gr3 << 4;
```

рассматривается как:

```
nul with gr1 = gr3 << 4;
```

Для улучшения читаемости программы, в случае если левая или правая часть инструкции не используется, связка `with` может опускаться.

### Особенности структуры векторных инструкций процессора

Векторные инструкции процессора также как и скалярные разделены на левую и правую части. Однако помимо этого они имеют дополнительное поле, которое присутствует во всех векторных инструкциях за исключением одиночных инструкций `ftw` и `wtw`. Поле, о котором идет речь, называется полем количества повторений. Вот пример того, как выглядит векторная инструкция:

```
rep 32 data = [ar1++] with vsum , data, afifo;
```

Левая и правая часть векторной инструкции разделены ключевым словом `with`, поле количества повторений (подчеркнуто) определяет, сколько длинных слов будет обработано данной командой. В большинстве случаев векторная команда будет выполняться столько тактов, каково значение счетчика, поскольку операция над длинным словом в векторном процессоре выполняется за один такт.

В случае, если левая часть инструкции опущена, поле повторения и слово-связка `with` остаются при написании инструкции, например:

rep 16 with ram - 1; // правильная инструкция

Любые другие формы записи инструкции, как то

rep 16 ram - 1; или with ram - 1; // содержат ошибки  
являются ошибочными, о чем сообщит ассемблер.

Примечание

*Векторные и скалярные инструкции не могут смешиваться в одной команде, даже если у одной из них опущена левая часть, а у другой правая.*

#### 4.1 Типы скалярных команд

Скалярная инструкция процессора состоит из двух частей, в каждой из которых могут встречаться только определенные типы скалярных команд. Далее в таблице указано, какие группы скалярных команд могут быть записаны в левой, а какие в правой части скалярной инструкции.

Табл. 4-1 Положение различных типов команд в скалярной инструкции.

ЛЕВАЯ ЧАСТЬ СКАЛЯРНОЙ ИНСТРУКЦИИ	ПРАВАЯ ЧАСТЬ СКАЛЯРНОЙ ИНСТРУКЦИИ
<ul style="list-style-type: none"> <li>• Команды загрузки/записи регистров;</li> <li>• Команды пересылки значений регистров;</li> <li>• Команды адресной арифметики;</li> <li>• Специальные скалярные команды;</li> <li>• Команды безусловного и условного перехода;</li> <li>• Команды безусловного и условного обращения к подпрограмме;</li> <li>• Команды возврата из подпрограммы или прерывания;</li> <li>• Пустая команда.</li> </ul>	<ul style="list-style-type: none"> <li>• Арифметические операции;</li> <li>• логические операции;</li> <li>• сдвиговые операции;</li> <li>• пустая операция.</li> </ul>

В скалярной команде любой тип операции из левой колонки таблицы может быть совмещен с любым типом из правой. Однако не могут встретиться два типа операций из одной колонки.

В качестве примера скалярной инструкции, содержащей левую и правую части, может быть рассмотрена инструкция:

gr4 = [ar0++] with gr0 = gr1 and not gr2;

В её левой части происходит инициализация регистра `gr4` содержимым ячейки памяти, на которую указывает регистр `ar0` с одновременной инкрементацией адреса.

В правой части выполняется трехоперандная логическая операция. Содержимое регистров `gr1` и `gr2` подвергается побитовой логической операции `and not`, а результат записывается в регистр `gr0`.

### 4.2 Типы векторных команд

Векторная инструкция, также как и скалярная, состоит из левой и правой частей. В левой части используются операции адресации, в правой большинство векторных команд. Для большей наглядности ниже приведена таблица, в которой содержится информация о том, какие типы векторных команд могут располагаться в левой, а какие в правой части векторной инструкции.

ЛЕВАЯ ЧАСТЬ ВЕКТОРНОЙ ИНСТРУКЦИИ	ПРАВАЯ ЧАСТЬ ВЕКТОРНОЙ ИНСТРУКЦИИ
<ul style="list-style-type: none"> <li>• Команды загрузки данных в векторный процессор;</li> <li>• Команды выгрузки данных из векторного процессора;</li> <li>• Специальные векторные команды;</li> <li>• пустая векторная операция.</li> </ul>	<ul style="list-style-type: none"> <li>• взвешенное суммирование (матричное умножение);</li> <li>• маскирование;</li> <li>• арифметические операции;</li> <li>• логические операции;</li> <li>• операция циклического сдвига;</li> <li>• операции активации операндов;</li> <li>• выгрузка управляющих векторных регистров;</li> <li>• пустая операция.</li> </ul>

Пример векторной инструкции с левой и правой частями:

```
rep 32 ram = [ar0++gr0] with vsum , data, afifo;
```

Ключевое слово `with` разделяет левую и правую части. Счетчик повторений `rep` *число* (числовое константное выражение) присутствует в каждой векторной команде за исключением одиночных `ftw` и `wtw`. В левой части векторной команды выполняется операция загрузки данных во внутренний буфер `ram` векторного процессора, в правой данные, проходящие в `ram` по шине данных, дублируются и направляются в рабочую матрицу для выполнения взвешенного суммирования.

### 4.3 Машинные коды команд процессора

В одной машинной инструкции совмещаются коды двух команд, флаг параллельного исполнения и, возможно, константа, которую использует данная инструкция:

Рис. 4-1 Структура машинной инструкции процессора.

63	1-е слово	32	31	0-е слово	0
константа (для длинных команд)		P	левая операция	Правая операция	

Бит P указывает, должен ли процессор ожидать завершения уже работающих векторных команд прежде чем исполнить данную или пытаться выполнить её сразу.

В Табл. 4-2 приведён список скалярных и векторных команд с указанием длины в 32-х разрядных словах.

В первой колонке таблицы указан условный номер типа машинной команды. Эти индексы введены для удобства ссылки на машинные коды и будут в дальнейшем использоваться.

Табл. 4-2 Полный список машинных команд процессора NM6403.

№	КОМАНДА	ДЛИНА	СОДЕРЖИМОЕ 1-ГО СЛОВА КОМАНДЫ
1.1	Загрузка/выгрузка регистра в память	1	—
1.2	Загрузка/выгрузка регистра в память	2	Адресное смещение
2.1	Пересылка “регистр-регистр”	1	—
2.2	Загрузка константы в регистр	2	Константа
3.1	Модификация адресного регистра	1	—
3.2	Модификация адресного регистра	2	Константа модификации
3.3	Пустая команда	1	—
3.4	Пустая команда	2	Любая константа
4.1	Переход к подпрограмме	1	—
4.2	Переход к подпрограмме	2	Константа-смещение
4.3	Возврат из прерывания/подпрограммы	1	—
5.1	Векторная загрузка/выгрузка	1	—
5.2	Загрузка весов из памяти	1	—
5.3	Пустая векторная команда	1	—

Подобное описание форматов и типов команд приведено в главе 7 и приложении документа «ЮФКВ .43 282.00 Д1. Архитектура. NeuroMatrix NM6403: Руководство пользователя»



## 5 Набор Инструкций Языка Ассемблера

В данном разделе приводится структурированный обзор набора инструкций языка ассемблера процессора NeuroMatrix® NM6403. Обзор состоит из двух подразделов: обзор набора скалярных и набора векторных инструкций. Инструкции группируются по типам. Для каждой команды или операции дается ее положение в ассемблерной инструкции (в какой части инструкции левой или правой она может появляться).

В третьем разделе перечисляются дополнительные инструкции процессора NeuroMatrix® NM6405.

### 5.1 Скалярные инструкции NM6403

В данном разделе приводится полный список скалярных инструкций процессора с кратким пояснением.

Все скалярные команды процессора сведены в таблицу. Первый столбец дает пояснение назначения команды, второй описывает форму записи команды, третий и четвертый столбцы содержат размер и тип кодировки команды.

Размер ассемблерной инструкции определяется левой частью инструкции. Если инструкция содержит константу (32 бита), то размер инструкции – 64 бита. Инструкции, использующие константу (32 бита), могут быть только в левой части. Величина сдвига в арифметико-логической операции не считается константой, она записывается в правой части и её поле занимает 6 разрядов.

Если синтаксис определяет только правую часть, в этом случае размер инструкции не определен и обозначается «-».

Поскольку инструкции процессора содержат левую и правую части, та команда или операция, о которой идет речь в конкретной строке таблицы, подчеркнута. Не подчеркнутые части инструкции представляют собой реально встречающиеся операции, приведенные для сохранения представления о её структуре.

Если не оговорено специально, то на место адресного регистра, используемого в описании синтаксических конструкций, может быть поставлен любой адресный регистр. То же относится к регистрам общего назначения.

#### 5.1.1 Пустая команда

ОПИСАНИЕ	СИНТАКСИС	РАЗМЕР	ТИП
Пустая команда	<u>nul</u> ;	1	3.3

Пустая команда	<u>nul</u> <u>Const</u> ;	2	3.4
Пустая команда в левой части инструкции	<u>nul</u> with gr0 += gr1;	-	3.3, 3.4
Пустая команда в левой части инструкции. (*)	gr0 += gr1;	-	3.3, 3.4
Пустая команда в левой части инструкции.	<u>nul</u> <u>Const</u> with gr0 += gr1;	2	3.4
Пустая команда в правой части инструкции. (*)	[ar0++] = gr0;	1	3.3
Пустая команда в правой части инструкции. (**)	with gr0 = gr1 >> 0;	-	3.3, 3.4

## Примечание

Инструкции, помеченные знаком (\*), показывают пример того, что в тех случаях, когда в левой или правой части стоит пустая операция и при этом другая часть инструкции не пуста, пустая операция может быть опущена.

## Примечание

В инструкции, помеченной знаком (\*\*), любой тип сдвига на 0 воспринимается как пустая операция. При этом необходимо отметить, что копирования значения регистра не происходит, то есть регистр gr0 не будет равен gr1, его значение останется тем же, что и до операции.

## 5.1.2 Команды чтения из памяти

Команда чтения из памяти может располагаться только в левой части ассемблерной инструкции.

В графе "Синтаксис команды" мелким шрифтом показан пример использования рассматриваемой операции в составе скалярной команды с непустой правой частью.

ОПИСАНИЕ	СИНТАКСИС КОМАНДЫ	РАЗМЕР	ТИП
Прямое чтение из памяти в адресный регистр.	<b>ar0 = [Const];</b> <small>ar0 = [Const] with gr1 = gr2 and gr3;</small>	2	1.2
Прямое чтение из памяти в регистр общего назначения.	<b>gr0 = [Const];</b> <small>gr0 = [Const] with gr1 = gr2 A&gt;&gt; 1;</small>	2	1.2
Прямое чтение из памяти в регистровую пару. (*)	<b>ar0,gr0 = [Const];</b> <small>ar0,gr0 = [Const] with gr1 += gr2;</small>	2	1.2
Косвенное чтение из памяти в адресный регистр.	<b>ar0 = [ar1];</b> <small>ar0 = [ar1] with gr1 -= gr2;</small>	1	1.1
Косвенное чтение из памяти в регистр общего назначения.	<b>gr0 = [ar1];</b>	1	1.1



	<code>gr0 = [ar1] with gr1 = not gr2;</code>		
Косвенное чтение из памяти в регистровую пару. (*)	<code>ar0,gr0 = [ar1];</code> <code>ar0,gr0 = [ar1] with gr1 += gr2;</code>	1	1.1
Косвенное чтение из памяти в адресный регистр (адресация по регистру общего назначения).	<code>ar0 = [gr4];</code> <code>ar0 = [gr4] with gr1 = -gr2;</code>	1	1.1
Косвенное чтение из памяти в регистр общего назначения (адресация по регистру общего назначения).	<code>gr0 = [gr1];</code> <code>gr0 = [gr1] with gr1 = gr2 &lt;&lt; 10;</code>	1	1.1
Косвенное чтение из памяти в регистровую пару (адресация по регистру общего назначения). (*)	<code>ar0,gr0 = [gr1];</code> <code>ar0,gr0 = [gr1] with gr1 = gr2 or gr3;</code>	1	1.1
Косвенное чтение из памяти в адресный регистр с пост инкрементацией адреса	<code>ar0 = [ar1++];</code> <code>ar0 = [ar1++] with gr1 -= gr2;</code>	1	1.1
Косвенное чтение из памяти в регистр общего назначения с пост инкрементацией адреса	<code>gr0 = [ar1++];</code> <code>gr0 = [ar1++] with gr1 -= gr2;</code>	1	1.1
Косвенное чтение из памяти в регистровую пару с пост инкрементацией адреса. Адрес увеличивается на 2. (*)	<code>ar0,gr0 = [ar1++];</code> <code>ar0,gr0 = [ar1++] with gr1 += gr2;</code>	1	1.1
Косвенное чтение из памяти в адресный регистр с пре декрементацией адреса	<code>ar0 = [--ar1];</code> <code>ar0 = [--ar1] with gr1 -= gr2;</code>	1	1.1
Косвенное чтение из памяти в регистр общего назначения с пре декрементацией адреса	<code>gr0 = [--ar1];</code> <code>gr0 = [--ar1] with gr1 -= gr2;</code>	1	1.1
Косвенное чтение из памяти в регистровую пару с пре декрементацией адреса. Адрес уменьшается на 2. (*)	<code>ar0,gr0 = [--ar1];</code> <code>ar0,gr0 = [--ar1] with gr1 += gr2;</code>	1	1.1
Косвенное чтение из памяти в адресный регистр с пост инкрементацией адреса на величину, записанную в регистр общего назначения. (*)	<code>ar0 = [ar1++gr1];</code> <code>ar0 = [ar1++gr1] with gr1 -= gr2;</code>	1	1.1
Косвенное чтение из памяти в регистр общего назначения с пост инкрементацией адреса на величину, записанную в регистр общего назначения. (*)	<code>gr0 = [ar1++gr1];</code> <code>gr0 = [ar1++gr1] with gr1 -= gr2;</code>	1	1.1
Косвенное чтение из памяти в регистровую пару с пост инкрементацией адреса на величину, записанную в регистр общего назначения. (*)	<code>ar0,gr0 = [ar1++gr1];</code> <code>ar0,gr0 = [ar1++gr1] with gr1 += gr2;</code>	1	1.1
Косвенное чтение из памяти в адресный регистр с пре инкрементацией адреса на величину, записанную в регистр общего назначения. (*)	<code>ar0 = [ar1+=gr1];</code> <code>ar0 = [ar1+=gr1] with gr1 -= gr2;</code>	1	1.1
Косвенное чтение из памяти в регистр общего назначения с пре инкрементацией адреса на величину, записанную в регистр	<code>gr0 = [ar1+=gr1];</code> <code>gr0 = [ar1+=gr1] with gr1 -= gr2;</code>	1	1.1

общего назначения. (*)			
Косвенное чтение из памяти в регистровую пару с пре инкрементацией адреса на величину, записанную в регистр общего назначения. (*)	<b>ar0,gr0 = [ar1+=gr1];</b> <u>ar0,gr0 = [ar1+=gr1] with gr1 += gr2;</u>	1	1.1
Косвенное чтение из памяти в адресный регистр с предварительной записью в адресный регистр адреса, хранящегося в парном регистре общего назначения. (*)	<b>ar0 = [ar1=gr1];</b> <u>ar0 = [ar1=gr1] with gr1 -= gr2;</u>	1	1.1
Косвенное чтение из памяти в регистр общего назначения с предварительной записью в адресный регистр адреса, хранящегося в парном регистре общего назначения. (*)	<b>gr0 = [ar1=gr1];</b> <u>gr0 = [ar1=gr1] with gr1 -= gr2;</u>	1	1.1
Косвенное чтение из памяти в регистровую пару с предварительной записью в адресный регистр адреса, хранящегося в парном регистре общего назначения. (*)	<b>ar0,gr0 = [ar1=gr1];</b> <u>ar0,gr0 = [ar1=gr1] with gr1 += gr2;</u>	1	1.1
Косвенное чтение из памяти в адресный регистр с предварительной записью в адресный регистр адреса, заданного константным выражением.	<b>ar0 = [ar1=Const];</b> <u>ar0 = [ar1=Const] with gr1 -= gr2;</u>	1	1.1
Косвенное чтение из памяти в регистр общего назначения с предварительной записью в адресный регистр адреса, заданного константным выражением.	<b>gr0 = [ar1=Const];</b> <u>gr0 = [ar1=Const] with gr1 -= gr2;</u>	1	1.1
Косвенное чтение из памяти в регистровую пару с предварительной записью в адресный регистр адреса, заданного константным выражением. (*)	<b>ar0,gr0 = [ar1=Const];</b> <u>ar0,gr0 = [ar1=Const] with gr1 += gr2;</u>	1	1.1
Косвенное чтение из памяти в адресный регистр с пре инкрементацией адреса на величину константного выражения.	<b>ar0 = [ar1+=Const];</b> <b>ar0 = [ar1-=Const];</b> <u>ar0 = [ar1+=Const] with gr1 -= gr2;</u>	1	1.1
Косвенное чтение из памяти в регистр общего назначения с пре инкрементацией адреса на величину константного выражения.	<b>gr0 = [ar1+=Const];</b> <b>gr0 = [ar1-=Const];</b> <u>gr0 = [ar1+=Const] with gr1 -= gr2;</u>	1	1.1
Косвенное чтение из памяти в регистровую пару с пре инкрементацией адреса на величину константного выражения. (*)	<b>ar0,gr0 = [ar1+=Const];</b> <b>ar0,gr0 = [ar1-=Const];</b> <u>ar0,gr0 = [ar1+=Const] with gr1;</u>	1	1.1

**Примечание** *В инструкциях, помеченных знаком (\*), используются регистровые пары. Они образуются адресными регистрами и регистрами общего назначения с одинаковым номерами, например, (ar3, gr3) или (ar5, gr5). Регистры с разными номерами не могут образовывать регистровую пару. Регистровая пара содержит 64-х разрядное слово, младшая часть содержится в адресном регистре, старшая в регистре общего назначения. Более подробную информацию о регистровых парах см. в 3.1.3 .*

**Примечание** *Тип команды чтения: чтение 64 бит или 32 бита, определяется регистром приемником.*

### 5.1.3 Команды записи в память

Команда записи в память может располагаться только в левой части ассемблерной инструкции.

В графе "Синтаксис команды" мелким шрифтом показан пример использования рассматриваемой операции в составе скалярной команды с непустой правой частью.

ОПИСАНИЕ	СИНТАКСИС КОМАНДЫ	РАЗМЕР	ТИП
Прямая запись в память из адресного регистра.	<b>[Const] = ar0;</b> [Const] = ar0 with gr1 = gr2 and gr3;	2	1.2
Прямая запись в память из регистра общего назначения.	<b>[Const] = gr0;</b> [Const] = gr0 with gr1 = gr2 A>> 1;	2	1.2
Прямая запись в память из регистровой пары. (*)	<b>[Const] = ar0,gr0;</b> [Const] = ar0,gr0 with gr1 += gr2;	2	1.2
Косвенная запись в память из адресного регистра.	<b>[ar0] = ar1;</b> [ar0] = ar1 with gr1 -= gr2;	1	1.1
Косвенная запись в память из регистра общего назначения.	<b>[ar1] = gr0;</b> [ar1] = gr0 with gr1 = not gr2;	1	1.1
Косвенная запись в память из регистровой пары. (*)	<b>[ar1] = ar0,gr0;</b> [ar1] = ar0,gr0 with gr1 += gr2;	1	1.1
Косвенная запись в память из адресного регистра (адресация по регистру общего назначения).	<b>[gr0] = ar4;</b> [gr0] = ar4 with gr1 = -gr2;	1	1.1
Косвенная запись в память из регистра общего назначения (адресация по регистру общего назначения)	<b>[gr0] = gr1;</b> [gr0] = gr1 with gr1 = gr2 << 10;	1	1.1

Косвенная запись в память из регистровой пары (адресация по регистру общего назначения). (*)	<b>[gr1] = ar0,gr0;</b> <u>[gr1] = ar0,gr0 with gr1 = gr2 or gr3;</u>	1	1.1
Косвенная запись в память из адресного регистра с пост инкрементацией адреса.	<b>[ar0++] = ar1;</b> <u>[ar0++] = ar1 with gr1 -= gr2;</u>	1	1.1
Косвенная запись в память из регистра общего назначения с пост инкрементацией адреса.	<b>[ar1++] = gr0;</b> <u>[ar1++] = gr0 with gr1 -= gr2;</u>	1	1.1
Косвенная запись в память из регистровой пары с пост инкрементацией адреса. Адрес увеличивается на 2. (*)	<b>[ar1++] = ar0,gr0;</b> <u>[ar1++] = ar0,gr0 with gr1 += gr2;</u>	1	1.1
Косвенная запись в память из адресного регистра с пре декрементацией адреса.	<b>[--ar1] = ar0;</b> <u>[--ar1] = ar0 with gr1 -= gr2;</u>	1	1.1
Косвенная запись в память из регистра общего назначения с пре декрементацией адреса.	<b>[--ar1] = gr0;</b> <u>[--ar1] = gr0 with gr1 -= gr2;</u>	1	1.1
Косвенная запись в память из регистровой пары с пре декрементацией адреса. Адрес уменьшается на 2. (*)	<b>[--ar1] = ar0,gr0;</b> <u>[--ar1] = ar0,gr0 with gr1 += gr2;</u>	1	1.1
Косвенная запись в память из адресного регистра с пост инкрементацией адреса на величину, записанную в регистр общего назначения. (*)	<b>[ar1++gr1] = ar0;</b> <u>[ar1++gr1] = ar0 with gr1 -= gr2;</u>	1	1.1
Косвенная запись в память из регистра общего назначения с пост инкрементацией адреса на величину, записанную в регистр общего назначения. (*)	<b>[ar1++gr1] = gr0;</b> <u>[ar1++gr1] = gr0 with gr1 -= gr2;</u>	1	1.1
Косвенная запись в память из регистровой пары с пост инкрементацией адреса на величину, записанную в регистр общего назначения. (*)	<b>[ar1++gr1] = ar0,gr0;</b> <u>[ar1++gr1] = ar0,gr0 with gr1 += gr2;</u>	1	1.1
Косвенная запись в память из адресного регистра с пре инкрементацией адреса на величину, записанную в регистр общего назначения. (*)	<b>[ar1+=gr1] = ar0;</b> <u>[ar1+=gr1] = ar0 with gr1 -= gr2;</u>	1	1.1
Косвенная запись в память из регистра общего назначения с пре инкрементацией адреса на величину, записанную в регистр общего назначения. (*)	<b>[ar1+=gr1] = gr0;</b> <u>[ar1+=gr1] = gr0 with gr1 -= gr2;</u>	1	1.1
Косвенная запись в память из регистровой пары с пре инкрементацией адреса на величину, записанную в регистр общего назначения. (*)	<b>[ar1+=gr1] = ar0,gr0;</b> <u>[ar1+=gr1] = ar0,gr0 with gr1 += gr2;</u>	1	1.1
Косвенная запись в память из адресного регистра с предварительной записью в адресный регистр адреса, хранящегося в парном регистре общего назначения. (*)	<b>[ar1=gr1] = ar0;</b> <u>[ar1=gr1] = ar0 with gr1 -= gr2;</u>	1	1.1

Косвенная запись в память из регистра общего назначения с предварительной записью в адресный регистр адреса, хранящегося в парном регистре общего назначения. (*)	<b>[ar1=gr1] = gr0;</b> [ar1=gr1] = gr0 with gr1 -= gr2;	1	1.1
Косвенная запись в память из регистровой пары с предварительной записью в адресный регистр адреса, хранящегося в парном регистре общего назначения. (*)	<b>[ar1=gr1] = ar0,gr0;</b> [ar1=gr1] = ar0,gr0 with gr1 += gr2;	1	1.1
Косвенная запись в память из адресного регистра с предварительной записью в адресный регистр адреса, заданного константным выражением.	<b>[ar1=Const] = ar0;</b> ar0 = [ar1=Const] with gr1 -= gr2;	2	1.2
Косвенная запись в память из регистра общего назначения с предварительной записью в адресный регистр адреса, заданного константным выражением.	<b>[ar1=Const] = gr0;</b> [ar1=Const] = gr0 with gr1 -= gr2;	2	1.2
Косвенная запись в память из регистровой пары с предварительной записью в адресный регистр адреса, заданного константным выражением. (*)	<b>[ar1=Const] = ar0,gr0;</b> [ar1=Const] = ar0,gr0 with gr1 += gr2;	2	2
Косвенная запись в память из адресного регистра с пре инкрементацией адреса на величину константного выражения.	<b>[ar1+=Const] = ar0;</b> <b>[ar1-=Const] = ar0;</b> [ar1+=Const] = ar0 with gr1 -= gr2;	2	1.2
Косвенная запись в память из регистра общего назначения с пре инкрементацией адреса на величину константного выражения.	<b>[ar1+=Const] = gr0;</b> <b>[ar1-=Const] = gr0;</b> [ar1+=Const] = gr0 with gr1 -= gr2;	2	1.2
Косвенная запись в память из регистровой пары с пре инкрементацией адреса на величину константного выражения. (*)	<b>[ar1+=Const] = ar0,gr0;</b> <b>[ar1-=Const] = ar0,gr0;</b> [ar1+=Const] = ar0,gr0 with gr1;	2	1.2

**Примечание**

В инструкциях, помеченных знаком (\*), используются регистровые пары. Они образуются адресными регистрами и регистрами общего назначения с одинаковым номерами, например, (ar3, gr3) или (ar5, gr5). Регистры с разными номерами не могут образовывать регистровую пару. Регистровая пара содержит 64-х разрядное слово, младшая часть содержится в адресном регистре, старшая в регистре общего назначения. Более подробную информацию о регистровых парах см. в 3.1.3 .

**Примечание**

Тип команды чтения: чтение 64 бит или 32 бита, определяется регистром источником.

## 5.1.4 Команды работы со стеком

Команды работы со стеком могут располагаться только в левой части ассемблерной инструкции. В стеке могут быть сохранены и восстановлены только значения регистров доступных как по чтению, так и по записи (см. Табл. 5-1).

В графе "Синтаксис команды" мелким шрифтом показан пример использования рассматриваемой операции в составе скалярной команды с непустой правой частью.

ОПИСАНИЕ	СИНТАКСИС КОМАНДЫ	РАЗМЕР	ТИП
Запись адресного регистра в вершину стека.	<b>push ar0;</b> <small>push ar0 with gr7 = gr1 + gr2;</small>	1	1.1
Запись регистра общего назначения в вершину стека.	<b>push gr0;</b> <small>push gr0 with gr7 = gr0;</small>	1	1.1
Запись регистровой пары в вершину стека.(*)	<b>push ar0,gr0;</b> <small>push ar0,gr0 with gr1 = not gr1;</small>	1	1.1
Чтение адресного регистра из вершины стека.	<b>pop ar0;</b> <small>pop ar0 with gr7 = gr0 &lt;&lt; 2;</small>	1	1.1
Чтение регистра общего назначения из вершины стека.	<b>pop gr0;</b> <small>pop gr0 with gr7 = gr0;</small>	1	1.1
Чтение регистровой пары из вершины стека.(*)	<b>pop ar0,gr0;</b> <small>pop ar0,gr0 with gr1 += gr2;</small>	1	1.1
Удаление значения из вершины стека.	<b>pop;</b> <small>pop with gr7 += gr0;</small>	1	1.1

## Примечание

В инструкции, помеченные знаком (\*), сохраняют в стеке 64-х разрядные слова, всегда оставляя указатель на вершину стека четным. Требование четности вершины стека возникает из того, что в случае прерывания и возврата из него программа может вернуться в правильное место только при условии, что указатель стека в момент прерывания был четным. Поскольку прерывание может случиться в любой момент, стек всегда необходимо держать четным. Отсюда предпочтительнее при работе со стеком использовать инструкции, сохраняющие и восстанавливающие регистровые пары.

## 5.1.5 Команды копирования регистров

Команды копирования производят простое копирование значения из регистра-источника в регистр-приемник. В качестве регистра-источника может выступать любой регистр процессора, доступный по чтению, в качестве регистра-приемника любой регистр, доступный по записи.

## Примечание

*Пересылка «память-память» не поддерживается процессором. Копирование константы в регистр называется: «инициализация регистра константой» (см. 5.1.6).*

В Табл. 5-1 приводится список регистров и регистровых пар процессора NM6403, доступных как по чтению, так и по записи:

Табл. 5-1 Регистры и регистровые пары, доступные по чтению/записи.

КОПИРОВАНИЕ 32-РАЗРЯДНЫХ СЛОВ		КОПИРОВАНИЕ 64-РАЗРЯДНЫХ СЛОВ
ar0, ... ar7(sp)	gr0, ... gr7	(ar0, gr0), ... (ar7, gr7)
icc0	ica0	(icc0, ica0)
icc1	ica1	(icc1, ica1)
occ0	oca0	(occ0, oca0)
occ1	oca1	(occ1, oca1)
t0	t1	(t0, t1)
pswr	pc	(pswr, pc)
lmicr	gmicr	-

Любой из регистров, приведенных в колонке "Копирование 32-разрядных слов" может быть как регистром-источником, так и регистром-приемником, то же самое можно сказать о регистровых парах.

В Табл. 5-2. приводится список регистров процессора NM6403, доступных только по записи:

Табл. 5-2 Регистры, доступные только по записи.

ЗАПИСЬ 32-РАЗРЯДНЫХ СЛОВ		ЗАПИСЬ 64-РАЗРЯДНЫХ СЛОВ
nb1l	nb1h	nb1
sb1	sbh	sb
f1crl	f1crh	f1cr
f2crl	f2crh	f2cr
vr1	vrh	vr

В разряд доступных только по записи попадают специальные регистры управления векторным процессором. Все они 64-х разрядные, поэтому для доступа к ним предусмотрен отдельный доступ к их младшим и старшим частям. Все младшие части помечены индексом l, старшие индексом h.



Единственный регистр, доступный только по чтению - 32-х разрядный `intr`.

Команды копирования регистров могут располагаться только в левой части ассемблерной инструкции.

В графе "Синтаксис команды" мелким шрифтом показан пример использования рассматриваемой операции в составе скалярной команды с непустой правой частью.

ОПИСАНИЕ	СИНТАКСИС КОМАНДЫ	РАЗМЕР	ТИП
Копирование значений адресных регистров в адресный регистр. (*)	<b>ar2 = ar0;</b> <b>ar2 = ar0 set;</b> <small>ar2 = ar0 with gr1 = gr2 and gr3;</small>	1	2.1
Копирование значения адресного регистра в регистр общего назначения.	<b>gr0 = ar3;</b> <small>gr0 = ar3 with gr1 = gr0 A&gt;&gt; 1;</small>	1	2.1
Копирование значения регистра общего назначения в адресный регистр. (**)	<b>ar0 = gr5;</b> <b>ar0 = gr5 set;</b> <small>ar0 = gr5 with gr1 = gr0 and gr5;</small>	1	2.1
Копирование значения регистра общего назначения в регистр общего назначения.	<b>gr0 = gr5;</b> <small>gr0 = gr5 with gr1 = gr0 or gr1;</small>	1	2.1
Копирование значения регистровой пары в регистровую пару.	<b>ar0,gr0 = ar4,gr4;</b> <small>ar0,gr0 = ar4,gr4 with not gr1;</small>	1	2.1
Копирование значения адресного регистра в регистровую пару. Одно и тоже значение копируется в оба регистра. (**)	<b>ar0,gr0 = ar5;</b> <small>ar0,gr0 = ar5 with gr1++;</small>	1	2.1
Копирование значения регистра общего назначения в регистровую пару. Одно и тоже значение копируется в оба регистра. (**)	<b>ar0,gr0 = gr4;</b> <small>ar0,gr0 = gr4 with gr2 = gr1 - 1;</small>	1	2.1
Копирование значения адресного регистра в младшую/старшую часть (32 бита) специального векторного регистра управления.	<b>nb1l = ar5;</b> <small>nb1l = ar5 with gr0 += gr1;</small>	1	2.1
Копирование значения регистра общего назначения в младшую/старшую часть (32 бита) специального векторного регистра управления.	<b>vrh = gr4;</b> <small>vrh = gr4 with gr1 = gr1 &lt;&lt; 3;</small>	1	2.1
Копирование значения адресного регистра в специальный векторный регистр управления (64 бита). Старшая и младшая часть векторного регистра после выполнения операции имеют одно и тоже значение. (**)	<b>sb = ar5;</b> <small>sb = ar5 with gr0 -= gr1;</small>	1	2.1
Копирование значения регистра общего назначения в специальный векторный регистр управления (64 бита). Старшая и	<b>flcr = gr4;</b> <small>flcr = gr4 with gr1 = not gr1;</small>	1	2.1



младшая часть векторного регистра после выполнения операции имеют одно и тоже значение. (**)			
Копирование значения регистровой пары в специальный векторный регистр управления (64 бита). Значение адресного регистра копируется в старшую часть.	<b>nb1 = ar5,gr5;</b> <u>nb1 = ar5,gr5</u> with gr0 -= gr1;	1	2.1
Копирование значения специального регистра в адресный регистр.	<b>ar5 = lmicr;</b> <u>ar5 = lmicr</u> with gr0 = - gr1;	1	2.1
Копирование значения специального регистра в регистр общего назначения.	<b>gr7 = t1;</b> <u>gr7 = t1</u> with gr1 = not gr1;	1	2.1
Копирование значения специального регистра в регистровую пару. Одно и тоже значение копируется в оба регистра. (**)	<b>ar5,gr5 = ical;</b> <u>ar5,gr5 = ical</u> with gr0 = - gr1;	1	2.1

**Примечание** *В инструкциях копирования регистром-приемником и регистром-источником могут быть любые адресные регистры независимо от того, принадлежат они одной или разным регистровым группам (см. 3.1.1. Адресные регистры).*

**Примечание** *В инструкциях, помеченных знаком (\*), дополнительно к обычной форме присваивания, записываемой выражением ar0 = ar2, может быть использован специальный суффикс set. Он используется для того, чтобы показать, что данная команда является командой копирования в отличие от команды модификации адресного регистра, которая соответствует другой машинной команде, хотя по сути выполняет те же действия. Суффикс set может быть опущен, поскольку ассемблер, встретив такую строку, транслирует ее в команду копирования.*

**Примечание** *В инструкциях, помеченных знаком (\*\*), происходит копирование 32-х разрядного регистра в 64-х разрядный или в регистровую пару. Процессор, встретив такую инструкцию, копирует содержимое 32-х разрядного регистра-источника как в младшую, так и в старшую часть 64-х разрядного регистра-приемника, или в одновременно в оба регистра регистровой пары.*

### 5.1.6 Команды инициализации регистров константами

Команды инициализации регистров константами или константными выражениями пересылают 32-х битную константу в регистр-приемник. В качестве регистра-приемника может выступать любой регистр, доступный по записи (см. Табл. 5-1 и Табл. 5-2 в предыдущем пункте).

Команды инициализации регистров константами могут располагаться только в левой части ассемблерной инструкции.

В графе "Синтаксис команды" мелким шрифтом показан пример использования рассматриваемой операции в составе скалярной команды с непустой правой частью.

ОПИСАНИЕ	СИНТАКСИС КОМАНДЫ	РАЗМЕР	ТИП
Инициализация константой адресного регистра (*)	<b>ar2 = Const;</b> <b>ar2 = Const set;</b> <small>ar2 = Const with gr1--;</small>	2	2.2
Инициализация константой регистра общего назначения.	<b>gr0 = Const;</b> <small>gr0 = Const with gr1 = gr0 A&gt;&gt; 1;</small>	2	2.2
Инициализация константой регистровой пары. (**)	<b>ar2,gr2 = Const;</b> <small>ar2,gr2 = Const with gr1++;</small>	2	2.2
Инициализация константой специального регистра.	<b>occl = Const;</b> <small>occl = Const with gr1 = - gr2;</small>	2	2.2
Инициализация константой младшей/старшей части (32 бита) специального векторного регистра управления.	<b>sbl = Const;</b> <small>gr0 = Const with gr1 = gr0 &gt;&gt; 12;</small>	2	2.2
Инициализация 32-х битной константой специального векторного регистра управления. (64 бита). (**)	<b>nb1 = Const;</b> <small>nb1 = Const with gr1 = gr2 - 1;</small>	2	2.2

### Примечание

В инструкции, помеченной знаком (\*), дополнительно к обычной форме присваивания, записываемой выражением `ar0 = Const`, может быть использован специальный суффикс `set`. Он используется для того, чтобы показать, что данная команда является командой копирования в отличие от команды модификации адресного регистра, которая соответствует другой машинной команде, хотя по сути выполняет те же действия. Суффикс `set` может быть опущен, поскольку ассемблер, встретив такую строку, транслирует ее в команду копирования.

### Примечание

В инструкциях, помеченных знаком (\*\*), происходит копирование 32-х разрядной константы в 64-х разрядный регистр или в регистровую пару. Процессор, встретив такую инструкцию, копирует константу как в младшую, так и в старшую часть 64-х разрядного регистра-приемника или в оба регистра регистровой пары.

### 5.1.7 Команды модификации адресных регистров

Команда модификации адресного регистра может располагаться только в левой части ассемблерной инструкции.

В командах модификации адресного регистра важную роль имеет разбиение адресных регистров на группы (см. 3.1.1). Все адресные регистры разбиты на две группы, т.к. процессор имеет два генератора адресов (DAG). К первой группе относятся регистры  $ar0, \dots, ar3$ , они соответствуют DAG1, а ко второй  $ar4, \dots, ar7$ , они соответствуют DAG2 см. Рис. 1-3 Блочная структура скалярного процессора NM6403.

В команде модификации могут встречаться только адресные регистры из одной группы, например, команда

```
ar0 = ar2+gr2; // правильная команда
```

является корректной, тогда как команда

```
ar0 = ar4+gr4; // ошибочная команда
```

не будет пропущена ассемблером и будет рассматриваться, как ошибочная.

Разделение на группы не касается регистров общего назначения, то есть любой адресный регистр может быть модифицирован любым регистром общего назначения.

В графе "Синтаксис команды" мелким шрифтом показан пример использования рассматриваемой операции в составе скалярной команды с непустой правой частью.

ОПИСАНИЕ	СИНТАКСИС КОМАНДЫ	РАЗМЕР	ТИП
Модификация адресного регистра значением другого адресного регистра.(*)	<b>ar3 = ar0 addr;</b> <u>ar3 = ar0 addr</u> with gr1 = gr2 and gr3;	1	3.1
Модификация адресного регистра значением регистра общего назначения.(*)	<b>ar0 = gr7 addr;</b> <u>ar0 = gr7 addr</u> with gr1 = gr2 xor gr3;	1	3.1
Модификация адресного регистра значением суммы регистров регистровой пары.	<b>ar5 = ar6+gr6;</b> <u>ar5 = ar6+gr6</u> with gr1 = gr2 - gr3;	1	3.1
Модификация адресного регистра значением суммы адресного регистра и константы.	<b>ar4 = ar6+Const;</b> <u>ar4 = ar6+Const</u> with gr1 = gr2 C>> 1;	2	3.2
Модификация адресного регистра значением константы.(*)	<b>ar1 = Const addr;</b> <u>ar5 = ar6+Const</u> with gr1 = gr2;	2	3.2
Инкрементация адресного регистра	<b>ar4++;</b> <u>ar4++</u> with gr1 += gr2;	1	3.1
Декрементация адресного регистра.	<b>ar4--;</b> <u>ar4--</u> with gr1 = - gr2;	1	3.1
Инкрементация адресного регистра значением парного ему регистра общего назначения.	<b>ar2+=gr2;</b> <u>ar2+=gr2</u> with gr1 = not gr2;	1	3.1
Инкрементация адресного регистра значением константы.	<b>ar4+=Const;</b> <u>ar4+=Const</u> with gr1 -= gr2;	2	3.2
Декрементация адресного регистра значением константы.	<b>ar4--=Const;</b> <u>ar2--=Const</u> with gr1;	2	3.2

## Примечание

В инструкциях, помеченных знаком (\*), команда модификации адресного регистра сопровождается суффиксом *addr*. Он используется для того, чтобы показать, что данная команда является командой модификации адресного регистра в отличие от команды копирования (см. 5.1.5), которая соответствует другой машинной команде, хотя по сути выполняет те же действия. По умолчанию при отсутствии суффиксов в данной команде ассемблер предполагает использование суффикса *set* и транслирует ее в машинную инструкцию 3.1/3.2 (см. 4.3).

## 5.1.8 Команды модификации регистра pswr

Регистр pswr имеет большое значение, он описывает состояние процессора, входит в блок регистров управления процессором.

Хотя регистр `pswr` доступен как по чтению, так и по записи, его модификацию рекомендуется производить при помощи специальных ассемблерных инструкций.

В систему команд входят две функции модификации `pswr`. Обе они располагаются в левой части скалярной инструкции.

В графе "Синтаксис команды" мелким шрифтом показан пример использования рассматриваемой операции в составе скалярной команды с непустой правой частью.

ОПИСАНИЕ	СИНТАКСИС КОМАНДЫ	РАЗМЕР	ТИП
Установка в единицу определенных битов регистра <code>pswr</code> .	<b><code>pswr set Const;</code></b> <small><code>pswr set Const with grl++;</code></small>	2	2.3
Сброс битов регистра <code>pswr</code> , определяемых константой, т.к. выполняется логическая операция побитового И НЕ содержимого <code>pswr</code> с константой.	<b><code>pswr clear Const;</code></b> <small><code>pswr clear Const with grl--;</code></small>	2	2.3

### 5.1.9 Команды перехода

Под собирательным понятием команд перехода понимаются команды, нарушающие выполнение последовательно расположенных инструкций с целью перейти к другому набору, находящемуся в каком-либо другом месте памяти.

К командам перехода относятся:

- команды перехода на другой адрес;
- команды вызова подпрограммы;
- команды возврата из подпрограммы;
- команды возврата из прерывания.

Команды перехода разделяются на два типа. К первому относятся команды обычного перехода, ко второму команды отложенного. Любая команда перехода может быть как обычной, так и отложенной.

Для отличия отложенного перехода от обычного перед командой перехода пишется служебное слово `delayed`.

Все команды перехода делятся на безусловные и условные. Под безусловным понимается переход, который будет выполнен всегда, когда данная инструкция будет прочитана процессором. Условный переход будет выполнен только в том случае, если флаги, установленные в регистре `pswr`, свидетельствуют о необходимости такого перехода.

Только арифметические и логические операции в правой части ассемблерной инструкции изменяют состояние флагов.

## 5.1.9.1 Команды безусловного перехода

Команды безусловного перехода могут располагаться только в левой части ассемблерной инструкции.

В графе "Синтаксис команды" мелким шрифтом показан пример использования рассматриваемой операции в составе скалярной команды с непустой правой частью.

ОПИСАНИЕ	СИНТАКСИС КОМАНДЫ	РАЗМЕР	ТИП
Безусловный переход по абсолютному адресу, задаваемому константой, значение которой вычисляется на этапе компиляции.	<b>goto Const_addr;</b> <small>goto Const_addr with gr1++;</small>	2	4.2
Безусловный переход по абсолютному адресу, задаваемому адресным регистром.	<b>goto ar0;</b> <small>goto ar0 with gr1--;</small>	1	4.1
Безусловный переход по абсолютному адресу, задаваемому регистром общего назначения.	<b>goto gr0;</b> <small>goto gr0 with gr1 = -gr1;</small>	1	4.1
Безусловный переход по абсолютному адресу, задаваемому суммой значений пары регистров.	<b>goto ar0+gr0;</b> <small>goto ar0+gr0 with gr1 = not gr1;</small>	1	4.1
Безусловный переход по абсолютному адресу, задаваемому суммой значений адресного регистра и константы.	<b>goto ar0+Const;</b> <b>goto ar0-Const;</b> <small>goto ar0+Const with gr1 = gr1 &lt;&lt; 2;</small>	2	4.2
Безусловный переход по относительному смещению от текущего адреса, задаваемому константой. Значение смещения вычисляется на этапе компиляции.	<b>skip Const_addr;</b> <small>skip Const_addr with gr1 = gr2 and gr3;</small>	2	4.2
Безусловный переход по относительному смещению от текущего адреса, задаваемому регистром общего назначения. (*)	<b>skip gr0;</b> <small>skip gr0 with gr1--;</small>	1	4.1
Отложенный безусловный переход. (**)	<b>delayed goto gr0;</b> <small>delayed goto gr0 with gr1++;</small>	1 или 2	4.1, 4.2

### Примечание

Инструкция, помеченной знаком (\*\*), показывает пример записи отложенного безусловного перехода. Ключевое слово *delayed* может быть использовано с любым из описанных выше типов безусловного перехода, превратив его в отложенный.

Разделение на обычный и отложенный переход введено искусственно, для удобства программирования. От момента выбора команды перехода и до того, как состоится реальный переход, проходит от одного до трёх тактов. За это время процессор успевает выбрать дополнительно одну-три инструкции, следующих непосредственно за инструкцией перехода. Назовём

такие инструкции отложенными.

Отложенные инструкции, помещенные после команды перехода, выполняются до того, как произойдет переход. Они будут исполнены в любом случае, независимо от того, выполнилось условие перехода или нет.

Определение точного количества отложенных инструкций в зависимости от: длины, расположения в памяти и типа команды перехода:

Если команда перехода длинная, или короткая, оказавшаяся по нечетному адресу, то слотов два, и там помещается одна длинная команда или две коротких. Если же команда перехода короткая и размещена она по четному адресу, то слотов три и там либо три короткие команды, либо короткая а за ней длинная. (Длинная не может быть первой, поскольку длинные команды выравниваются по четному адресу).

#### 5.1.9.2 Команды перехода к подпрограмме

В данном разделе рассматриваются только команды безусловного перехода к подпрограмме. Для того, чтобы сконструировать инструкцию условного перехода к подпрограмме, необходимо условие, описываемое в подпункте 5.1.9.4 Набор условий перехода, добавить к команде безусловного перехода. Например, если команда безусловного перехода к подпрограмме выглядит так:

```
call MyFunc;
```

то после добавления условия команда условного перехода к подпрограмме будет иметь вид:

```
if =0 call MyFunc;
```

Команды перехода к подпрограмме могут располагаться только в левой части ассемблерной инструкции.

В графе "Синтаксис команды" мелким шрифтом показан пример использования рассматриваемой операции в составе скалярной команды с непустой правой частью.

ОПИСАНИЕ	СИНТАКСИС КОМАНДЫ	РАЗМЕР	ТИП
Безусловный переход к подпрограмме по абсолютному адресу, задаваемому константой (меткой).	<b>call Const_addr;</b> <small>call Const_addr with gr1++;</small>	2	4.2
Безусловный переход к подпрограмме по абсолютному адресу, задаваемому адресным регистром.	<b>call ar0;</b> <small>call ar0 with gr1--;</small>	1	4.1
Безусловный переход к подпрограмме по абсолютному адресу, задаваемому регистром общего назначения.	<b>call gr0;</b> <small>call gr0 with gr1 = -gr1;</small>	1	4.1



Безусловный переход к подпрограмме по абсолютному адресу, задаваемому суммой значений пары регистров.	<b>call ar0+gr0;</b> <u>call ar0+gr0</u> with gr1 = not gr1;	1	4.1
Безусловный переход к подпрограмме по абсолютному адресу, задаваемому суммой значений адресного регистра и константы.	<b>call ar0+Const;</b> <b>call ar0-Const;</b> <u>goto ar0+Const</u> with gr1 = gr1 << 2;	2	4.2
Безусловный переход к подпрограмме по относительному смещению от текущего адреса, задаваемому константой. Значение смещения вычисляется на этапе компиляции.	<b>callrel Const_addr;</b> <u>callrel Const_addr</u> with gr1++;	2	4.2
Безусловный переход к подпрограмме по относительному смещению от текущего адреса, задаваемому регистром общего назначения.	<b>callrel gr0;</b> <u>callrel gr0</u> with gr1--;	1	4.1
Отложенный безусловный переход к подпрограмме.(**)	<b>delayed call gr0;</b> <u>delayed call gr0</u> with gr1++;	1 or 2	4.1, 4.2

**Примечание** Инструкция, помеченной знаком (\*\*), показывает пример записи отложенного безусловного перехода к подпрограмме. Подробнее см. примечание из предыдущего подпункта 5.1.9.1.

## 5.1.9.3 Команды возврата из подпрограммы/прерывания

Команды возврата из подпрограммы/прерывания могут располагаться только в левой части ассемблерной инструкции.

В графе "Синтаксис команды" мелким шрифтом показан пример использования рассматриваемой операции в составе скалярной команды с непустой правой частью.

ОПИСАНИЕ	СИНТАКСИС КОМАНДЫ	РАЗМЕР	ТИП
Возврат из подпрограммы.	<b>return;</b> <u>return</u> with gr7 = gr1 + gr2;	1	4.3
Возврат из прерывания.	<b>ireturn;</b> <u>ireturn</u> with gr7 = gr0;	1	4.3
Отложенный возврат из подпрограммы.	<b>delayed return;</b> <u>delayed return</u> with gr7 = gr1 + gr2;	1	4.3
Отложенный возврат из прерывания.	<b>delayed ireturn;</b> <u>delayed ireturn</u> with gr7 = gr0;	1	4.3



## 5.1.9.4 Набор условий перехода

Команды условного перехода, вызова функции или возврата из функции/прерывания выполняются или не выполняются в зависимости от того, какие флаги в регистре pswr были установлены одной из предыдущих команд. Установка флагов происходит только путем выполнения арифметическо-логической операции в правой части скалярной команды.

Таким образом, для того, чтобы условный переход стал возможен, сначала выполняется скалярная арифметическая или логическая команда или операция сдвига, устанавливающая значение флагов в pswr, а затем уже сам условный переход. Например:

```
begin "text"
...
gr2 = [ar0++] with gr0--; // Команда, устанавливающая
                           // флаги в регистре pswr.
if > goto Label;          // Условный переход на
                           // метку Label.

...
end "text";
```

Команды условного перехода могут располагаться только в левой части ассемблерной инструкции.

В графе "Синтаксис команды" подчеркнутая часть инструкции показывает то, как записывается условие. Мелким шрифтом показан пример использования рассматриваемой операции в составе скалярной команды с непустой правой частью. В графе «Условие перехода» при записи флагов Z,N,V,C эквивалентна записи (Z=1),(N=1),(V=1),(C=1)

ОПИСАНИЕ	СИНТАКСИС КОМАНДЫ	УСЛОВИЕ ПЕРЕХОДА, ФЛАГ
Равно нулю.	<u>if =0</u> goto ...; <small>if =0 goto Label with gr1++;</small>	Z
Не равно нулю.	<u>if &lt;&gt;0</u> goto ...; <small>if &lt;&gt;0 goto gr0 with gr1--;</small>	~Z
Знаковое больше.	<u>if &gt; delayed</u> goto ...; <small>if &gt; delayed goto ar0 with gr1--;</small>	~Z AND ~N
Знаковое меньше.	<u>if &lt; skip</u> ...; <small>if &lt; skip Label with gr1--;</small>	N
Знаковое больше или равно.	<u>if &gt;= call</u> ...; <small>if &gt;= call Label with gr1--;</small>	~N
Знаковое меньше или равно.	<u>if &lt;= callrel</u> ...; <small>if &lt;= callrel Label with gr1--;</small>	N OR Z
Беззнаковое больше или равно.	<u>if u&gt;=</u> goto ...; <small>if &gt;= goto Label with gr7 -= gr1;</small>	~C

Беззнаковое меньше.	<b><u>if u&lt;</u> return ...;</b> <u>if u&lt; return</u> with gr7 = gr1 noflags;	C
Произошел перенос (бит C = 1).	<b><u>if carry</u> call ...;</b> <u>if carry call ar0</u> with gr7 -= gr1;	C
Не произошел перенос (бит C = 0).	<b><u>if not carry</u> return ...;</b> <u>if not carry return</u> with gr7 = gr1;	~C
Возникло переполнение (бит V = 1).	<b><u>if vtrue</u> call ...;</b> <u>if vtrue call ar0</u> with gr7 -= gr1;	V
Не возникло переполнение (бит V = 0).	<b><u>if vfalse</u> return ...;</b> <u>if vfalse return</u> with gr7 = gr1;	~V
Знаковое больше с проверкой бита переполнения.	<b><u>if v&gt;</u> goto ...;</b> <u>if v&gt; goto ar0</u> with gr7 -= gr1;	~ ((N XOR V) OR Z)
Знаковое меньше с проверкой бита переполнения.	<b><u>if v&lt;</u> delayed goto ...;</b> <u>if v&lt; delayed goto gr1</u> with gr7 = gr1;	N XOR V
Знаковое больше или равно с проверкой бита переполнения.	<b><u>if v&gt;=</u> callrel ...;</b> <u>if v&gt;= callrel gr0</u> with gr7 -= gr1;	~ (N XOR V)
Знаковое меньше или равно с проверкой бита переполнения.	<b><u>if v&lt;=</u> ireturn ...;</b> <u>if v&lt;= ireturn</u> with gr7 = gr1;	(N XOR V) OR Z

### 5.1.10 Основные скалярные операции процессора

Все скалярные вычислительные операции процессора располагаются в правой части ассемблерной инструкции, то есть после ключевого слова `with`. В выполнении скалярных операций могут использоваться только регистры общего назначения.

Скалярные операции являются трехоперандными. Любой регистр общего назначения может располагаться как слева, так и справа от знака равенства, например:

- `gr0 = gr1 + gr2;` - слева от знака равенства;
- `gr1 = gr0 + gr2;` - справа от знака равенства;
- `gr0 = gr0 + gr0;` - слева и справа от знака равенства.

Структура любой скалярной операции допускает следующие варианты действий:

- Если скалярная операция имеет форму присваивания, например:  
`gr1 = gr2 + gr3;`

то результат вычислений, заданных в правой части, помещается в регистр, указанный в левой части.

- Если справа от операции приписано служебное слово 'noflags', например:

`gr1 = gr2 + gr3 noflags;`

то это означает запрет модификации флагов из регистра состояния процессора по результатам выполнения операции. Иными словами, состояние поля флагов до выполнения команды остается без изменений. В операциях сдвига служебное слово 'noflags' использоваться не может.

- Наконец, скалярная операция может иметь форму простого выражения, например:

`gr2 + gr3;`

или просто

`gr2;`

В этом случае результат вычисления выражения нигде не запоминается и влияет только на установку флагов. Для операций сдвига использование формы простого выражения (без присваивания) не допускается.

#### 5.1.11 Арифметические операции

Арифметические операции могут располагаться только в правой части ассемблерной инструкции.

В графе "Синтаксис команды" мелким шрифтом показан пример использования рассматриваемой операции в составе скалярной команды с непустой левой частью.

ОПИСАНИЕ	СИНТАКСИС КОМАНДЫ	ТИП
Сумма значений двух регистров.	<b>gr0 = gr1 + gr2;</b> ar0 = gr0 with <u>gr0 = gr1 + gr2</u> ;	6.3
Сумма значений двух регистров (сокращённая форма записи).	<b>gr0 += gr1;</b> эквивалентно <code>gr0 = gr0 + gr1;</code> ar0 = 100h with <u>gr0 += gr1</u> ;	6.3
Сумма значения регистра с единицей.	<b>gr1 = gr2 + 1;</b> ar1+=gr1 with <u>gr1 = gr2 + 1</u> ;	6.3
Инкрементация значения регистра.	<b>gr1++;</b>	6.3

	эквивалентно <code>gr1 = gr1 + 1;</code> <code>ar1++ with gr1++;</code>	
Разность значений двух регистров.	<b><code>gr1 = gr0 - gr7;</code></b> <code>[ar1++] = ar0 with gr1 = gr0 - gr7;</code>	6.3
Разность значений двух регистров (сокращённая форма записи).	<b><code>gr1 -= gr7;</code></b> эквивалентно <code>gr1 = gr1 - gr7;</code> <code>[--ar1] = gr0 with gr1 -= gr7;</code>	6.3
Вычитание единицы из значения регистра.	<b><code>gr1 = gr2 - 1;</code></b> <code>call gr4 with gr1 = gr2 - 1;</code>	6.3
Декрементация значения регистра.	<b><code>gr1--;</code></b> эквивалентно <code>gr1 = gr1 - 1;</code> <code>ar1-- with gr1--;</code>	6.3
Добавление значения флага переноса к значению регистра	<b><code>gr1 = gr2 + carry;</code></b> <code>ar4 += gr4 with gr1 = gr2 + carry;</code>	6.3
Сложение значений двух регистров с добавлением значения флага переноса.	<b><code>gr1 = gr2 + gr6 + carry;</code></b> <code>ar4++ with gr1 = gr2 + gr6 + carry;</code>	6.3
Вычитание значения флага переноса из значения регистра.	<b><code>gr1 = gr2 - 1 + carry;</code></b> <code>ar6 -= gr6 with gr1 = gr2 - 1 + carry;</code>	6.3
Вычитание значений двух регистров с учетом значения флага переноса.	<b><code>gr1 = gr2 - gr6 - 1 + carry;</code></b> <code>ar4--with gr1 = gr2 - gr6 - 1 + carry;</code>	6.3
Изменение знака регистра.	<b><code>gr1 = - gr5;</code></b> <code>goto gr4 with gr1 = - gr5;</code>	6.3
Первый шаг многошагового умножения, вторым источником-операндом должен быть регистр <code>gr7</code> .	<b><code>gr1 = gr2 *: gr7;</code></b> <code>ar4,gr4 = gr0 with gr1 = gr2 *: gr7;</code>	6.3
Последующие шаги многошагового умножения, вторым источником-операндом должен быть регистр <code>gr7</code> .	<b><code>gr1 = gr2 * gr7;</code></b> <code>[ar6] = gr6 with gr1 = gr2 * gr7;</code>	6.3
Пример выполнения арифметической операции без изменения значения флагов в регистре <code>pswr</code> .	<b><code>gr1 = gr2 + gr2 noflags;</code></b> <code>ar5++ with gr1 = gr2 + gr2 noflags;</code>	6.3
Пример выполнения арифметической операции с установкой желаемых флагов без изменения значения регистров.	<b><code>gr1 + gr2;</code></b> <code>[ar1++] = AAA with gr1 + gr2;</code>	6.3

### 5.1.12 Логические операции

Логические операции могут располагаться только в правой части ассемблерной инструкции.

В графе "Синтаксис команды" мелким шрифтом показан пример использования рассматриваемой операции в составе скалярной команды с непустой левой частью.

ОПИСАНИЕ	СИНТАКСИС КОМАНДЫ	ТИП
Побитовая операция OR двух операндов.	<b>gr0 = gr1 or gr2;</b> ar0 = gr0 with <u>gr0 = gr1 or gr2;</u>	6.2
Побитовая операция AND операндов.	<b>gr1 = gr2 and gr3;</b> ar0 = 100h with <u>gr1 = gr2 and gr3;</u>	6.2
Побитовая операция XOR двух операндов.	<b>gr2 = gr3 xor gr4;</b> ar0 = gr0 with <u>gr2 = gr3 or gr4;</u>	6.2
Операция отрицания.	<b>gr1 = not gr2;</b> ar0 = 100h with <u>gr1 = not gr2;</u>	6.2
Комбинация операции отрицания первого операнда с побитовой операцией OR двух операндов.	<b>gr0 = not gr1 or gr2;</b> ar0++ with <u>gr0 = not gr1 or gr2;</u>	6.2
Комбинация операции отрицания второго операнда с побитовой операцией OR двух операндов.	<b>gr1 = gr2 or not gr3;</b> ar6-- with <u>gr1 = gr2 or not gr3;</u>	6.2
Комбинация операции отрицания обоих операндов с побитовой операцией OR.	<b>gr1 = not gr2 or not gr3;</b> return with <u>gr1 = not gr2 or not gr3;</u>	6.2
Комбинация операции отрицания первого операнда с побитовой операцией AND двух операндов.	<b>gr2 = not gr3 and gr4;</b> ar4+=gr4 with <u>gr0 = not gr1 and gr2;</u>	6.2
Комбинация операции отрицания второго операнда с побитовой операцией AND двух операндов.	<b>gr3 = gr4 and not gr5;</b> [ar6]=gr6 with <u>gr3 = gr4 and not gr5;</u>	6.2
Комбинация операции отрицания обоих операндов с побитовой операцией AND.	<b>gr3 = not gr4 and not gr5;</b> [ar6]=gr6 with <u>gr3 = gr4 and not gr5;</u>	6.2
Комбинация операции отрицания первого операнда с побитовой операцией XOR двух операндов.	<b>gr2 = not gr3 xor gr4;</b> [addr]=gr0 with <u>gr2 = not gr3 xor gr4;</u>	6.2
Запись в регистр общего назначения логического нуля. Обнуляет регистр без использования константы.	<b>gr6 = false;</b> [ar0] = ar5,gr5 with <u>gr6 = false;</u>	6.2
Запись в регистр общего назначения логической -1. Устанавливает все биты регистра в единицу.	<b>gr0 = true;</b> ar0=[ar2=10h] with <u>gr0 = true;</u>	6.2
Копирование значения одного регистра общего назначения в другой.(*)	<b>with gr2 = gr4;</b> gr0 = gr5 with <u>gr2 = gr4;</u>	6.2

## Примечание

Операция, помеченная знаком (\*), использует ключевое слово with, в противном случае компилятор воспримет её как команду копирования и поместит в левую часть ассемблерной инструкции. При этом исчезнет возможность по результату операции установить флаги, так как команды, выполняемые в левой части ассемблерной инструкции не воздействуют на флаги. Сравните:

gr2 = gr3;                   // команда копирования в левой части

```
// инструкции (например:
// gr2 = gr3 with gr4 += gr5;)

with gr2 = gr3; // логическая операция в правой части
// инструкции (например:
// [ar0+=5] = ar7 with gr2 = gr3;)
```

## 5.1.13 Операции Установки Флагов без Изменения Значений Регистров

В данном разделе приводятся арифметические и логические выражения, которые влияют на флаги, используемые в командах условного перехода, однако не меняют значений регистров, поскольку не содержат операции присваивания.

Все приводимые ниже выражения могут располагаться только в правой части ассемблерной инструкции.

В графе "Синтаксис команды" мелким шрифтом показан пример использования рассматриваемой операции в составе скалярной команды с непустой левой частью.

ОПИСАНИЕ	СИНТАКСИС КОМАНДЫ	ТИП
Установка флагов по значению регистра.	<b>gr0;</b> if > goto gr2 with <u>gr0</u> ;	6.2
Установка флагов по значению регистра с измененным знаком.	<b>- gr1;</b> [ar4++gr4] = ar2,gr2 with <u>- gr1</u> ;	6.3
Установка флагов по значению суммы регистров.	<b>gr2 + gr3;</b> ar0 = 100h with <u>gr2 + gr3</u> ;	6.3
Установка флагов по сумме значения регистра с единицей.	<b>gr4 + 1;</b> gr2++ with <u>gr4 + 1</u> ;	6.3
Установка флагов по значению разности регистров.	<b>gr0 - gr7;</b> ar0 += gr0 with <u>gr0 + gr7</u> ;	6.3
Установка флагов по разности значения регистра и единицы.	<b>gr2 - 1;</b> gr7 = [ar0++gr0] with <u>gr2 - 1</u> ;	6.3
Установка флагов по сумме значения регистра с флагом переноса.	<b>gr1 + carry;</b> ar4 -= gr4 with <u>gr1 + carry</u> ;	6.3
Установка флагов по сумме значений двух регистров с добавлением значения флага переноса.	<b>gr2 + gr6 + carry;</b> ar4++ with <u>gr2 + gr6 + carry</u> ;	6.3
Установка флагов по результату вычитания значения флага переноса из значения регистра.	<b>gr2 - 1 + carry;</b> goto addr with <u>gr2 - 1 + carry</u> ;	6.3
Установка флагов по результату вычитания значения двух регистров с учетом значения флага переноса.	<b>gr2 - gr6 - 1 + carry;</b> ar4-- with <u>gr2 - gr6 - 1 + carry</u> ;	6.3
Установка флагов по результату побитовой операции OR над двумя операндами.	<b>gr1 or gr2;</b> Ar0 = gr0 with <u>gr1 or gr2</u> ;	6.2
Установка флагов по результату побитовой	<b>gr2 and gr3;</b>	6.2

операции AND над двумя операндами.	<code>ar0 = 100h with <u>gr2</u> and <u>gr3</u>;</code>	
Установка флагов по результату побитовой операции XOR над двумя операндами.	<b><code>gr3 xor gr4;</code></b> <code>ar0 = gr0 with <u>gr3</u> or <u>gr4</u>;</code>	6.2
Установка флагов по результату операции отрицания.	<b><code>not gr2;</code></b> <code>Ar0 = 100h with <u>not</u> <u>gr2</u>;</code>	6.2
Установка флагов по результату выполнения комбинации операции отрицания первого операнда с побитовой операцией OR двух операндов.	<b><code>not gr1 or gr2;</code></b> <code>ar0++ with <u>not</u> <u>gr1</u> or <u>gr2</u>;</code>	6.2
Установка флагов по результату выполнения комбинации операции отрицания второго операнда с побитовой операцией OR двух операндов.	<b><code>gr2 or not gr3;</code></b> <code>ar6-with <u>gr2</u> or <u>not</u> <u>gr3</u>;</code>	6.2
Установка флагов по результату выполнения комбинации операции отрицания обоих операндов с побитовой операцией OR.	<b><code>not gr2 or not gr3;</code></b> <code>return with <u>not</u> <u>gr2</u> or <u>not</u> <u>gr3</u>;</code>	6.2
Установка флагов по результату выполнения комбинации операции отрицания первого операнда с побитовой операцией AND двух операндов.	<b><code>not gr3 and gr4;</code></b> <code>ar4+=gr4 with <u>not</u> <u>gr1</u> and <u>gr2</u>;</code>	6.2
Установка флагов по результату выполнения комбинации операции отрицания второго операнда с побитовой операцией AND двух операндов.	<b><code>gr4 and not gr5;</code></b> <code>[ar6]=gr6 with <u>gr4</u> and <u>not</u> <u>gr5</u>;</code>	6.2
Установка флагов по результату выполнения комбинации операции отрицания обоих операндов с побитовой операцией AND.	<b><code>not gr4 and not gr5;</code></b> <code>[--ar6]=gr2 with <u>gr4</u> and <u>not</u> <u>gr5</u>;</code>	6.2
Установка флагов по результату выполнения комбинации операции отрицания первого операнда с побитовой операцией XOR двух операндов.	<b><code>not gr3 xor gr4;</code></b> <code>[addr]=gr0 with <u>not</u> <u>gr3</u> xor <u>gr4</u>;</code>	6.2
Установка флагов по результату выполнения комбинации операции отрицания второго операнда с побитовой операцией XOR двух операндов.	<b><code>gr2 xor not gr7;</code></b> <code>[ar0++]=gr0 with <u>gr2</u> xor <u>not</u> <u>gr7</u>;</code>	6.2
Установка флага Z в единицу, а остальных в ноль.	<b><code>false;</code></b> <code>[ar0] = ar5,gr5 with <u>false</u>;</code>	6.2
Установка флага N в единицу, а остальных в ноль.	<b><code>true;</code></b> <code>ar0=[ar2=10h] with <u>true</u>;</code>	6.2

#### 5.1.14 Операции сдвига

Операции сдвига могут располагаться только в правой части ассемблерной инструкции.

В графе "Синтаксис команды" мелким шрифтом показан пример использования рассматриваемой операции в составе скалярной команды с непустой левой частью.

ОПИСАНИЕ	СИНТАКСИС КОМАНДЫ	ТИП
Сдвиг влево на произвольное число битов влево. Константа сдвига в пределах от 1 до 31. Младшие биты заполняются нулями, старшие биты сдвигаются через бит переноса.	<b><code>gr0 = gr1 &lt;&lt; 10;</code></b> <code>ar0 = gr0 with <u>gr0</u> = <u>gr1</u> &lt;&lt; 10;</code>	6.1



Сдвиг влево на произвольное число битов влево (сокращенная запись). Константа сдвига в пределах от 1 до 31. Младшие биты заполняются нулями, старшие биты сдвигаются через бит переноса.	<b>gr0 &lt;&lt;= 2;</b> эквивалентно gr0 = gr0 << 2; [ar0] = gr0 with gr0 <<= 2;	6.1
Беззнаковый сдвиг на произвольное число битов вправо. Константа сдвига в пределах от 1 до 31. Старшие биты заполняются нулями, младшие биты сдвигаются через бит переноса.	<b>gr1 = gr2 &gt;&gt; 24;</b> ar0 = 100h with gr1 = gr2 >> 24;	6.1
Беззнаковый сдвиг на произвольное число битов вправо (сокращенная запись). Константа сдвига в пределах от 1 до 31. Старшие биты заполняются нулями, младшие биты сдвигаются через бит переноса.	<b>gr1 &gt;&gt;= 3;</b> эквивалентно gr1 = gr1 >> 3; [ar0++] = gr3 with gr1 >>= 3;	6.1
Арифметический сдвиг на произвольное число битов вправо. Константа сдвига в пределах от 1 до 31. Старшие биты заполняются знаком, младшие биты сдвигаются через бит переноса.	<b>gr2 = gr3 A&gt;&gt; 5;</b> ar0 += gr0 with gr2 = gr3 A>> 5;	6.1
Арифметический сдвиг на произвольное число битов вправо (сокращенная запись). Константа сдвига в пределах от 1 до 31. Старшие биты заполняются знаком, младшие биты сдвигаются через бит переноса.	<b>gr2 A&gt;&gt;= 9;</b> эквивалентно gr2 = gr2 A>> 9; skip addr with gr2 A>>= 9;	6.1
Циклический сдвиг на произвольное число битов влево. Константа сдвига в пределах от 1 до 31.	<b>gr3 = gr4 R&lt;&lt; 6;</b> ar0 -= gr0 with gr3 = gr4 R<< 6;	6.1
Циклический сдвиг на произвольное число битов влево (сокращенная запись). Константа сдвига в пределах от 1 до 31.	<b>gr3 R&lt;&lt;= 12;</b> эквивалентно gr3 = gr3 R<< 12; goto gr0 with gr3 R<<= 12;	6.1
Циклический сдвиг на произвольное число битов вправо. Константа сдвига в пределах от 1 до 31.	<b>gr3 = gr4 R&gt;&gt; 7;</b> [--ar0] = gr0 with gr3 = gr4 R>> 7;	6.1
Циклический сдвиг на произвольное число битов вправо (сокращенная запись). Константа сдвига в пределах от 1 до 31.	<b>gr3 R&gt;&gt;= 14;</b> эквивалентно gr3 = gr3 R>> 14; ar5-with gr3 R>>= 14;	6.1
Циклический сдвиг влево через бит переноса. Константа сдвига 1.	<b>gr4 = gr5 C&lt;&lt; 1;</b> ar0 -= gr0 with gr4 = gr5 C<< 1;	6.1
Циклический сдвиг влево через бит переноса (сокращенная запись). Константа сдвига 1.	<b>gr4 C&lt;&lt;= 1;</b> эквивалентно gr4 = gr4 C<< 1; gr0 = gr7 with gr4 C<<= 1;	6.1
Циклический сдвиг вправо через бит переноса. Константа сдвига 1.	<b>gr5 = gr6 C&gt;&gt; 1;</b> [ar0+=2] = gr0 with gr5 = gr6 C>> 1;	6.1
Циклический сдвиг вправо через бит переноса (сокращенная запись). Константа сдвига 1	<b>gr5 C&gt;&gt;= 1;</b> эквивалентно gr5 = gr5 C>> 1; ireturn with gr5 C>>= 1;	6.1



## 5.2 Векторные инструкции NM6403

В данном разделе приводится полный список векторных команд процессора с кратким пояснением.

Все векторные инструкции процессора сведены в таблицу. Первый столбец дает пояснение назначения команды, второй описывает форму записи команды, третий и четвертый столбцы содержат размер и тип кодировки команды.

Поскольку инструкции процессора содержат левую и правую части, та команда или операция, о которой идет речь в конкретной строке таблицы, подчеркнута. Неподчеркнутые части инструкции представляют собой реально встречающиеся операции, приведенные для сохранения представления о её структуре.

### 5.2.1 Чтение и запись данных в векторных инструкциях

Команды доступа к памяти при чтении/записи данных могут располагаться только в левой части векторной инструкции.

При обращении к памяти считывается/записывается число длинных слов, равное количеству повторений, заданному в коде векторной инструкции (*rep кол-во повторений*).

Т.к. векторные инструкции обрабатывают только 64-х разрядные данные, все адреса, используемые в командах адресации, должны быть четными.

В графе "Синтаксис команды" мелким шрифтом показан пример использования рассматриваемой операции в составе векторной команды с непустой правой частью.

#### Чтение из памяти

ОПИСАНИЕ	СИНТАКСИС КОМАНДЫ	РАЗМЕР	ТИП
Чтение по адресу, хранящемуся в адресном регистре. Данные загружаются в ВП для обработки в рабочей матрице или в векторном АЛУ. Адрес, с которого происходит считывание, не изменяется, и все данные считываются по одному и тому же адресу. Количество загружаемых длинных слов соответствует счетчику повторений.	<b>data = [ar0];</b> rep 4 <u>data = [ar0]</u> with not data;	1	5.1

Чтение по адресу, хранящемуся в регистре общего назначения. Данные загружаются в ВП для обработки в рабочей матрице или в векторном АЛУ. Адрес, с которого происходит считывание, не изменяется, и все данные считываются по одному и тому же адресу. Количество загружаемых длинных слов соответствует счетчику повторений. (*)	<b>ram = [gr2];</b> rep 12 <u>ram = [gr2]</u> with data + 0;	1	5.1
Чтение по адресу, хранящемуся в регистре общего назначения с модификацией адресного регистра. Адрес, с которого происходит считывание, не изменяется, и все данные считываются по одному и тому же адресу. Количество загружаемых длинных слов соответствует счетчику повторений. (*)	<b>ram = [ar4=gr4];</b> rep 1 <u>ram = [ar4=gr4]</u> with data + 1;	1	5.1
Чтение по адресу, хранящемуся в адресном регистре с пост инкрементацией на 2. Количество загружаемых длинных слов соответствует счетчику повторений.	<b>data = [ar0++];</b> rep 32 <u>data = [ar0++]</u> with data;	1	5.1
Чтение по адресу, хранящемуся в адресном регистре с пре декрементацией на 2. Количество загружаемых длинных слов соответствует счетчику повторений.	<b>data = [--ar4];</b> rep 16 <u>data = [--ar4]</u> with data or ram;	1	5.1
Загрузка в wfifo данных, хранящихся по адресу, хранящемуся в адресном регистре с пост инкрементацией адреса на значение регистра общего назначения. Количество загружаемых длинных слов соответствует счетчику повторений.	<b>wfifo = [ar0++gr0];</b> rep 8 <u>wfifo = [ar0++gr0]</u> , ftw;	1	5.1
Загрузка в ram данных, хранящихся по адресу с пре инкрементацией на значение регистра общего назначения. Количество загружаемых длинных слов соответствует счетчику повторений. (*)	<b>ram = [ar0+=gr0];</b> rep 12 <u>ram = [ar0+=gr0]</u> with afifo - 1;	1	5.1

## Запись в память

ОПИСАНИЕ	СИНТАКСИС КОМАНДЫ	РАЗМЕР	ТИП
Сохранение данных из afifo в	<b>[ar0] = afifo;</b>	1	5.1

память по адресу, хранящемуся в адресном регистре. Адрес, по которому происходит запись, не изменяется, и все данные записываются по одному и тому же адресу.	rep 4 <u>[ar0] = afifo</u> with not afifo;		
Сохранение данных из afifo в память по адресу, хранящемуся в регистре общего назначения. Адрес, по которому происходит запись, не изменяется, и все данные записываются по одному и тому же адресу.	<b>[gr2] = afifo;</b> rep 2 <u>[gr2],ram = afifo</u> with afifo + 0;	1	5.1
Сохранение данных из afifo в память по адресу, хранящемуся в регистре общего назначения с модификацией адресного регистра. Адрес, по которому происходит запись, не изменяется, и все данные записываются по одному и тому же адресу.	<b>[ar4=gr4] = afifo;</b> rep 1 <u>[ar4=gr4] = afifo</u> with ram + 1;	1	5.1
Сохранение данных из afifo в память по адресу, хранящемуся в адресном регистре с постинкрементацией на 2.	<b>[ar0++] = afifo;</b> rep 4 <u>[ar0++] = afifo</u> with vsum ,ram,0;	1	5.1
Сохранение данных из afifo в память по адресу, хранящемуся в адресном регистре с предекрементацией на 2.	<b>[--ar4] = afifo;</b> rep 16 <u>[--ar4] = afifo</u> with ram - 1;	1	5.1
Сохранение данных из afifo в память по адресу, хранящемуся в адресном регистре с постинкрементацией адреса на значение регистра общего назначения.	<b>[ar0++gr0] = afifo;</b> rep 8 <u>[ar0++gr0] = afifo</u> with not ram;	1	5.1
Сохранение данных из afifo в память по адресу с преинкрементацией на значение регистра общего назначения.	<b>[ar0+=gr0] = afifo;</b> rep 12 <u>[ar0+=gr0] = afifo</u> with not ram;	1	5.1
Запись в память с одновременным копированием содержимого afifo в ram.(*)	<b>[ar0++],ram = afifo;</b> rep 5 <u>[ar0++],ram = afifo</u> with 0-1;	1	5.1

Примечание

В правой части операции, помеченной знаком (\*), не может использоваться буфер ram, поскольку он может либо только принимать данные, либо только передавать их.

## 5.2.2 Пустая команда и отсутствие адресных операций

Система команд процессора NM6403 предусматривает возможность отсутствия адресной команды левой части в векторной

инструкции. Более того, существует пустая векторная команда, которая может быть использована в программе. Основное свойство пустой векторной команды состоит в том, что ей соответствует нулевой машинный код.

ОПИСАНИЕ	СИНТАКСИС КОМАНДЫ	РАЗМЕР	ТИП
Пустая векторная команда	<b>vnul;</b>	1	5.3
Отсутствие адресной операции в левой части векторной инструкции.	<b>rep 32 with not ram;</b>	1	5.3

### 5.2.3 Логические операции над операндами X и Y

Логические операции над операндами **X** и **Y** могут располагаться только в правой части векторной инструкции. В действительности в качестве операндов **X** и **Y** используются внутренние регистры-контейнеры векторного процессора: ram, data и afifo, и нулевой вектор.

Логические операции над векторами выполняются векторным АЛУ. Заметим, что результат логических операций не зависит от разбиения данных.

В графе "Синтаксис команды" мелким шрифтом показан пример использования рассматриваемой операции в составе векторной команды с непустой левой частью.

Если векторная инструкция не содержит команды доступа в память, то левая часть инструкции может быть опущена (см. подраздел 4.2).

ОПИСАНИЕ	СИНТАКСИС КОМАНДЫ	ТИП
Побитовая операция OR, результат сохраняется в afifo. (*)	<b>with X or Y;</b> rep 4 data = [ar0+=gr0] with <u>data or ram;</u>	7.1
Побитовая операция AND, результат сохраняется в afifo.	<b>with X and Y;</b> rep 32 wfifo = [ar2++] with <u>ram and afifo;</u>	7.1
Побитовая операция XOR, результат сохраняется в afifo.	<b>with X xor Y;</b> rep 10 [ar0++] = afifo with <u>afifo xor ram;</u>	7.1
Операция отрицания, результат сохраняется в afifo.	<b>with not X;</b> rep 16 data = [ar4++],ftw with <u>not data;</u>	7.1
Комбинация операции отрицания первого операнда с побитовой операцией OR двух операндов, результат сохраняется в afifo.	<b>with not X or Y;</b> rep 8 [ar2++] = afifo with <u>not afifo or ram;</u>	7.1
Комбинация операции отрицания второго операнда	<b>with X or not Y;</b>	7.1

с побитовой операцией OR двух операндов, результат сохраняется в afifo.	rep 1 [gr4] = afifo with ram <u>or not afifo</u> ;	
Комбинация операции отрицания обоих операндов с побитовой операцией OR, результат сохраняется в afifo.	<b>with not X or not Y;</b> rep 3 data = [ar6+=gr6] with <u>not data or not ram</u> ;	7.1
Комбинация операции отрицания первого операнда с побитовой операцией AND двух операндов, результат сохраняется в afifo.	<b>with not X and Y;</b> rep 2 with <u>not afifo and ram</u> ;	7.1
Комбинация операции отрицания второго операнда с побитовой операцией AND двух операндов, результат сохраняется в afifo.	<b>with X and not Y;</b> rep 9 [ar2++] = afifo with <u>afifo and not ram</u> ;	7.1
Комбинация операции отрицания обоих операндов с побитовой операцией AND, результат сохраняется в afifo.	<b>with not X and not Y;</b> rep 24 ftw with <u>ram and not afifo</u> ;	7.1
Комбинация операции отрицания первого операнда с побитовой операцией XOR двух операндов, результат сохраняется в afifo.	<b>with not X xor Y;</b> rep 21 data = [ar0++] with <u>not data xor ram</u> ;	7.1
Нулевая логическая операция (заполняет afifo длинными словами: 0000000000000000hl).	<b>with vfalse;</b> rep 16 [ar3++] = afifo with <u>vfalse</u> ;	7.1
Логическая операция, заполняющая afifo длинными словами: 0FFFFFFFFFFFFFFFFhl.	<b>with vtrue;</b> rep 32 wfifo = [ar5++gr5] with <u>vtrue</u> ;	7.1

**Примечание**

Если в инструкции, помеченной знаком (\*), участвует нулевой вектор как операнд, то он может быть опущен, например:

```
rep 32 data = [ar0++] with data;
```

В данном случае данные, загружаемые из памяти, попадут в afifo без изменений.

## 5.2.4 Арифметические операции над операндами X и Y

Арифметические операции над операндами X и Y могут располагаться только в правой части векторной инструкции. В действительности в качестве операндов X и Y используются

внутренние регистры-контейнеры векторного процессора: ram, data и afifo.

Арифметические операции над векторами выполняются векторным АЛУ, поэтому перед выполнением АЛУ арифметической операции необходимо определить значение векторного регистра nb1 (см. пункт 3.4.2).

В графе "Синтаксис команды" мелким шрифтом показан пример использования рассматриваемой операции в составе векторной команды с непустой левой частью.

Если векторная инструкция не содержит команды доступа в память, то левая часть инструкции может быть опущена (см. подраздел 4.2).

ОПИСАНИЕ	СИНТАКСИС КОМАНДЫ	ТИП
Сумма двух векторов, результат сохраняется в afifo..	<b>with X + Y;</b> rep 4 data = [ar0+=gr0] with <u>data + ram</u> ;	7.2
Разность двух векторов, результат сохраняется в afifo..	<b>with X - Y;</b> rep 32 wfifo = [ar2++] with <u>ram - afifo</u> ;	7.2
Изменение знака элементов вектора Y, результат сохраняется в afifo..	<b>with 0 - Y;</b> rep 16 wfifo = [ar2++] with <u>0 - ram</u> ;	7.2
Сумма вектора с единичным вектором, результат сохраняется в afifo..	<b>with X + 1;</b> rep 8 ftw with <u>afifo + 1</u> ;	7.2
Инициализация элементов вектора единичными значениями, результат сохраняется в afifo.	<b>with 0 + 1;</b> rep 4 [ar4+=gr4] = afifo with <u>0 + 1</u> ;	7.2
Вычитание единичного вектора из вектора данных, подаваемого на вход векторного АЛУ, результат сохраняется в afifo.	<b>with X - 1;</b> rep 8 ram = [--ar2] with <u>data - 1</u> ;	7.2
Инициализация элементов вектора значением -1 (все биты равны 1), результат сохраняется в afifo.	<b>with 0 - 1;</b> rep 8 with <u>0 - 1</u> ;	7.2

### 5.2.5 Операция маскирования на векторном АЛУ

Операция маскирования на векторном АЛУ располагается в правой части векторной инструкции. В действительности в качестве операндов **X** и **Y** используются внутренние регистры-контейнеры векторного процессора: ram, data и afifo.

Операции маскирования выполняются блоком маскирования, перед его работой необходимо определить значения векторных регистров nb1 и sb (см. пункт 3.4.2 и пункт 3.4.3).

В графе "Синтаксис команды" мелким шрифтом показан пример использования рассматриваемой операции в составе векторной команды с непустой левой частью.

Если векторная инструкция не содержит команды доступа в память, то левая часть инструкции может быть опущена (см. подраздел 4.2).

ОПИСАНИЕ	СИНТАКСИС КОМАНДЫ	ТИП
Маскирование векторов, подаваемых на входы <b>X</b> и <b>Y</b> векторного АЛУ, маской <b>M</b> , результат операции: <b>(X AND M) OR (Y AND ~M)</b> сохраняется в <b>afifo</b> .	<b>with mask M, X, Y;</b>  rep 4 data = [ar0+=gr0] with <u>mask afifo, data, ram;</u>	7.3
Маскирование векторов, подаваемых на входы <b>X</b> и <b>Y</b> векторного АЛУ, маской <b>M</b> ( <b>Y AND ~M</b> ), ( <b>X AND M</b> ) и плюс циклический сдвиг вправо на 1 бит операнда <b>X</b> до выполнения логического ИЛИ двух операндов, результат сохраняется в <b>afifo</b> .	<b>with mask M, shift X, Y;</b>  rep 8 data = [--ar0] with <u>mask afifo, shift data, ram;</u>	7.3

Описание операции маскирования приведено в пункте 1.5.4 «Операция маскирования». Операция циклического сдвига описана в пункте 1.5.6 «Циклический сдвиг вправо операнда **X** при взвешенном суммировании».

## 5.2.6 Операция взвешенного суммирования

Операция взвешенного суммирования располагается в правой части векторной инструкции. В действительности в качестве операндов **X** и **Y** используются внутренние регистры-контейнеры векторного процессора: **ram**, **data** и **afifo**, кроме того, в качестве операнда **Y** может использоваться регистр **vr**.

Операции взвешенного суммирования выполняются на рабочей матрице, перед выполнением операции необходимо определить значения векторных регистров **nb1** и **sb** (см. пункт 3.4.2 и пункт 3.4.3).

В графе "Синтаксис команды" мелким шрифтом показан пример использования рассматриваемой операции в составе векторной команды с непустой левой частью.

Если векторная инструкция не содержит команды доступа в память, то левая часть инструкции может быть опущена (см. подраздел 4.2).

Если в операции взвешенного суммирования маска не используется, то первый операнд (маска) может быть опущен, но запятая перед операндом **X** сохраняется

ОПИСАНИЕ	СИНТАКСИС КОМАНДЫ	ТИП
Простая операция взвешенного суммирования, результат сохраняется в <b>afifo</b> .	<b>with vsum , X, 0;</b>  rep 12 data = [ar2++gr2] with <u>vsum , data, 0;</u>	7.4

Операция взвешенного суммирования с добавлением вектора частичных сумм, результат сохраняется в afifo.	<b>with vsum , X, Y;</b>  rep 32 ram = [--ar2] with <u>vsum , data, vr;</u>	7.4
Операция взвешенного суммирования, совмещенная с предварительным маскированием аргументов (( <b>M AND X</b> ) OR ( <b>Y AND ~M</b> )), результат сохраняется в afifo.	<b>with vsum M, X, Y;</b>  rep 8 data = [ar2++] with <u>vsum ram, data, afifo;</u>	7.4
Операция взвешенного суммирования с циклическим сдвигом вправо на 1 бит операнда <b>X</b> , результат сохраняется в afifo.	<b>with vsum , shift X, Y;</b>  rep 1 [ar2=gr2] with <u>vsum , shift ram, ram;</u>	7.4

## 5.2.7 Операции активации

Операции активации выполняются над операндами в правой части векторной инструкции путем добавления к имени операнда ключевого слова activate. Операция активации выполняется над каждым операндом независимо.

В зависимости от того, совместно с каким типом команды выполняется активация, она может быть логической (пороговая функция) или арифметической (функция насыщения).

Операции активации выполняются в двух блоках активации, перед выполнением операции необходимо определить функции активации для каждого операнда, которые определяются значениями векторных регистров f1cr (для операнда **X**) и f2cr (для операнда **Y**) (см. пункт 3.4.1).

В графе "Синтаксис команды" мелким шрифтом показан пример использования рассматриваемой операции в составе векторной команды с непустой левой частью.

### Логическая активация

Логическая активация значений векторов может проводиться при любой логической операции из приведенных в 5.2.3. Логические операции над операндами **X** и **Y**. Ниже в таблице приводятся примеры активации операндов, стоящих на различных позициях в правой части векторной инструкции.

ОПИСАНИЕ	СИНТАКСИС КОМАНДЫ	ТИП
Пример логической операции с активацией операнда <b>X</b> , активация операнда <b>X</b> с последующим выполнением логического ИЛИ с <b>Y</b> .	<b>with activate X or Y;</b>  rep 32 data = [ar0++] with <u>activate data or</u> <u>ram;</u>	7.1



Пример логической операции с активацией операнда <b>X</b> , когда над <b>X</b> дополнительно совершается операция отрицания после активации и перед выполнением логического И.	<b>with not activate X and Y;</b> rep 16 data = [--ar0] with <u>not activate data</u> <u>and ram;</u>	7.1
Пример логической операции с активацией операнда <b>Y</b> , активация операнда <b>Y</b> с последующим выполнением логического ИЛИ с <b>X</b> .	<b>with X or activate Y;</b> rep 8 data = [ar0++gr0] with <u>data or</u> <u>activate ram;</u>	7.1
Пример логической операции с активацией операнда <b>Y</b> , когда над <b>Y</b> дополнительно совершается операция отрицания после активации и перед выполнением логического И.	<b>with X and not activate Y;</b> rep 12 [--ar0] = afifo with <u>afifo and not</u> <u>activate ram;</u>	7.1
Пример логической операции с активацией обоих операндов перед её выполнением.	<b>with activate X xor activate Y;</b> rep 8 ftw with <u>activate afifo xor activate</u> <u>ram;</u>	7.1
Пример логической операции с активацией обоих операндов, когда над ними дополнительно совершается операция отрицания, первым выполняется активация операндов, затем отрицание операндов, затем и сама логическая операция (в данном случае <b>AND</b> ).	<b>with not activate X and not activate Y;</b> rep 2 with <u>not activate afifo and not</u> <u>activate ram;</u>	7.1
Маскирование векторов перед активацией операнда <b>X</b> , с последующим выполнением логического ИЛИ операндов.	<b>with mask M, activate X, Y;</b> rep 8 data = [ar0++] with <u>mask afifo,</u> <u>activate data, ram;</u>	7.1
Маскирование векторов перед логической активацией операнда <b>Y</b> , с последующим выполнением логического ИЛИ операндов.	<b>with mask M, X, activate Y;</b> rep 1 data = [--ar0] with <u>mask afifo, data,</u> <u>activate ram;</u>	7.1
Маскирование векторов перед логической активацией обоих операндов, с последующим выполнением логического ИЛИ операндов.	<b>with mask M, activate X, activate Y;</b> rep 4 with <u>mask afifo, activate ram,</u> <u>activate ram;</u>	7.1
Маскирование векторов перед логической активацией операнда <b>X</b> , который после активации подвергается операции циклического сдвига на 1 бит вправо, после чего выполняется логическое ИЛИ операндов.	<b>with mask M, shift activate X, Y;</b> rep 12 with <u>mask afifo, shift activate data,</u> <u>ram;</u>	7.1

### Арифметическая активация

Ниже в таблице приводятся примеры активации операндов, стоящих на различных позициях в правой части векторной инструкции.

ОПИСАНИЕ	СИНТАКСИС КОМАНДЫ	ТИП
Пример арифметической операции с активацией операнда <b>X</b> до выполнения операции, к операнду <b>X</b> до выполнения сложения с <b>Y</b> применяется функция насыщения.	<b>with activate X + Y;</b> rep 32 data = [ar0++] with <u>activate data + ram;</u>	7.2
Пример арифметической операции с активацией операнда <b>Y</b> до выполнения операции, к операнду <b>Y</b> до выполнения вычитания из <b>X</b> применяется функция насыщения..	<b>with X - activate Y;</b> rep 8 data = [ar0++gr0] with <u>data - activate ram;</u>	7.2
Пример арифметической операции с применением функции насыщения к обоим операндам до выполнения операции.	<b>with activate X + activate Y;</b> rep 16 data = [--ar0] with <u>activate data + activate ram;</u>	7.2
Пример операции взвешенного суммирования с применением функции насыщения к операнду <b>X</b> перед выполнением взвешенного суммирования.	<b>with vsum , activate X, Y;</b> rep 2 data = [ar4++] with <u>vsum , activate data, ram;</u>	7.2
Пример последовательного выполнения маскирования обоих операндов, затем применением функции насыщения к операнду <b>Y</b> и выполнения взвешенного суммирования.	<b>with vsum , X, activate Y;</b> rep 2 [ar6++] = afifo with <u>vsum , ram, activate afifo;</u>	7.2
Пример последовательного выполнения операции маскирования операндов, затем применением функции насыщения и выполнения взвешенного суммирования.	<b>with vsum M, activate X, activate Y;</b> rep 5 with <u>vsum ram, activate ram, activate afifo;</u>	7.2
Пример операции взвешенного суммирования операнда <b>Y</b> с результатом циклического сдвига на 1 бит вправо активированного операнда <b>X</b> .	<b>with vsum , shift activate X, 0;</b> rep 30 ftw with <u>vsum , shift activate ram, 0;</u>	7.2

## 5.2.8 Загрузка весов в матричный узел

В данном разделе собраны все векторные команды, необходимые для загрузки весовых коэффициентов в теневую и рабочую матрицы ВП.

В векторной инструкции все операции загрузки весов располагаются слева от ключевого слова **with**.

В графе "Синтаксис команды" мелким шрифтом показан пример использования рассматриваемой операции в составе векторной команды с непустой правой частью.

ОПИСАНИЕ	СИНТАКСИС КОМАНДЫ	РАЗМЕР	ТИП
Загрузка весовых коэффициентов	<b>rep 24 wfifo = [ar0++];</b>	1	5.2

из памяти в буфер <code>wfifo</code> .	<code>rep 24 wfifo = [ar0++] with ram + 1;</code>		
Загрузка весовых коэффициентов из памяти в буфер <code>wfifo</code> с одновременной передачей их в теневую матрицу.	<b>Rep 32 wfifo = [ar1++], ftw;</b> <code>Rep 32 wfifo = [ar1++],ftw with 0 - 1;</code>	1	5.2
Загрузка весовых коэффициентов из памяти в буфер <code>wfifo</code> с одновременной передачей их в теневую, а затем и в рабочую матрицу(*).	<b>rep 32 wfifo = [ar1++], ftw, wtw;</b> <code>rep 32 wfifo = [ar1++],ftw, wtw with not ram;</code>	1	5.2
Передача весовых коэффициентов из <code>wfifo</code> в теневую матрицу(**)	<b>ftw;</b> <code>rep 16 ftw with not ram and afifo;</code>	1	5.3
Копирование весовых коэффициентов из теневой матрицы в рабочую.(*)	<b>wtw;</b> <code>rep 12 wtw with activate afifo;</code>	1	5.3

**Примечание**

В инструкциях, помеченных знаком (\*), используется операция `wtw` копирования содержимого теневой матрицы в рабочую. Из-за наличия в процессоре аппаратной ошибки необходимо при использовании операции `wtw` использовать следующую конструкцию, тем самым блокируя параллельное выполнение других инструкций:

`.wait`

`nbl = значение;`

`wtw;`

`.branch;`

**Примечание**

Операция `ftw`, помеченная знаком (\*\*), может использоваться не только изолированно, но и быть записана в левой части любой векторной команды, например,

`rep 32 data = [ar0++], ftw with vsum , data, 0;.`

## 5.2.9 Сохранение в памяти значений векторных регистров

Для сохранения в памяти значений регистров `f2cr`, `f1cr`, `nb2`, `sb`, `vr` используется специальная команда. Перечисленные регистры напрямую недоступны по чтению, однако, их значения можно получить косвенным путем.

ОПИСАНИЕ	СИНТАКСИС КОМАНДЫ	ТИП
Сохранение векторных регистров в буфер <code>afifo</code> .	<b>rep 5 with store vregs;</b>	7.5

Все сохраняемые регистры являются 64-х разрядными. Счетчик повторений в векторной инструкции должен равняться 5, по количеству сохраняемых регистров. Приведенная выше команда сохраняет регистры в afifo, откуда они следующей инструкцией могут быть сохранены в памяти см. пункт 5.2.1.

### 5.3 Дополнительные операции NM6405

В этом разделе перечисляются дополнительные команды процессора NM6405.

#### 5.3.1 Дополнительные команды чтения из памяти

Косвенное чтение из памяти в регистр с адреса равного сумме адресного регистра и регистра общего назначения (*). Адресный регистр не меняется	<b>gr0 = [ar1+gr1];</b> <u>gr0 = [ar1+gr1]</u> with gr1 -= gr2;	1	1.1
Косвенное чтение из памяти в регистр общего назначения по адресу равному сумме адресного регистра и константного выражения. Адресный регистр не изменяется.	<b>gr0 = [ar1+Const];</b> <b>gr0 = [ar1-Const];</b> <u>gr0 = [ar1+Const]</u> with gr1 -= gr2;	1	1.1

#### 5.3.2 Дополнительные команды записи в память

Косвенная запись в память из регистра по адресу равному сумме адресного регистра и регистра общего назначения. (*). Адресный регистр не меняется.	<b>[ar1+gr1] = gr0;</b> <u>[ar1+gr1] = gr0</u> with gr1 -= gr2;	1	1.1
Косвенная запись в память из регистра общего назначения по адресу равному сумме адресного регистра и константного выражения. Адресный регистр не меняется.	<b>[ar1+Const] = gr0;</b> <b>[ar1-Const] = gr0;</b> <u>[ar1+Const] = gr0</u> with gr1 -= gr2;	2	1.2

#### 5.3.3 Дополнительные команды копирования регистров

Изменение в списке регистров доступных по записи/чтению. При использовании специальных регистров NM6403 отсутствующих на NM6405 выдается ошибка.

Табл. 5-3 Регистры и регистровые пары NM6405 доступные по чтению/записи.

КОПИРОВАНИЕ 32-РАЗРЯДНЫХ СЛОВ		КОПИРОВАНИЕ 64-РАЗРЯДНЫХ СЛОВ
ar0, ... ar7(sp)	gr0, ... gr7	(ar0, gr0), ... (ar7, gr7)

pr0		
...		
pr18		
pswr	pc	(pswr, pc)

Списки регистров доступных только по записи и только по чтению не изменились.

#### 5.3.4 Дополнительные команды модификации адресных регистров

В отличие от процессора NM6403 на процессоре NM6405 отсутствуют ограничения по группам адресных регистров:

```
ar0 = ar2+gr2; // правильная команда и на NM6403 и на NM6405.
ar0 = ar4+gr4; // ошибочная команда на NM6403, правильная на NM6405.
```

В других командах изменений по сравнению с NM6403 нет.

## **6** Приложение А Расширение ассемблера: специальные литералы для разбиения слов на элементы (поля)

---





НАУЧНО-ТЕХНИЧЕСКИЙ ЦЕНТР

**Научно-технический центр Модуль**  
**АЯ 166, Москва, 125190, Россия**  
**Тел: +7 (495) 152-9335**  
**Факс: +7 (495) 152-4661**  
**E-Mail: [info@module.ru](mailto:info@module.ru)**  
**WWW: <http://www.module.ru>**

©НТЦ Модуль, 2004-2008

Все права защищены

Никакая часть информации, приведенная в данном документе, не может быть адаптирована или воспроизведена, кроме как согласно письменному разрешению владельцев авторских прав.

НТЦ Модуль оставляет за собой право производить изменения как в описании, так и в самом продукте без дополнительных уведомлений. НТЦ Модуль не несет ответственности за любой ущерб, причиненный использованием информации в данном описании, ошибками или недосказанностью в описании, а также путем неправильного использования продукта.