Разработчик RTL
Обязанности:
- разработка RTL-моделей сложно-функциональных блоков (СФ-блоков);
- начальное функциональное тестирование разработанных RTL-моделей СФ-блоков;
- взаимодействие с потенциальными потребителями для уточнения технических требований к СнК в части, реализуемой разрабатываемым СФ-блоком;
- подбор СФ-блоков сторонних производителей;
- интеграция СФ-блоков сторонних производителей в проект разрабатываемой системы на кристалле (СнК) включая интеграционное тестирование;
- сопровождение и контроль функциональной верификации разработанных и приобретенных СФ-блоков;
- сопровождение и контроль интеграции и верификации разработанных и приобретенных СФ-блоков в составе СнК;
- сопровождение разработанных и приобретенных блоков при синтезе схемы и создании топологии СнК, в том числе написание требований к синтезу (SDC);
- ПЛИС-прототипирование СФ-блоков;
- создание технической документации для разработанных СФ-блоков, адаптация документации для приобретённых СФ-блоков;
- техническая поддержка при возникновении вопросов по изготовленным СнК в части разработанных/интегрированных СФ-блоков.
Требования к кандидатам:
- высшее образование, понимание маршрута разработки СФ-блоков для микросхем типа СнК;
- владение языком описания аппаратуры Verilog / SystemVerilog;
- понимание цифровой схемотехники (современная элементная база в микроэлектронике, методы построения различных комбинационных и последовательных логических схем и т.д.);
- понимание принципов построения асинхронных схем;
- знание методов построения СнК и шинной архитектуры ARM AMBA (AXI, APB и т.д.);
- знание ограничений синтеза схем (SDC);
- опыт работы с САПР моделирования Cadence Incisive/Xceluiman, ModelSim, QuestaSim, Vivado.
- базовые знания какого-либо скриптового языка (tcl / shell / perl / python);
- базовые знания языка программирования C/C++;
- знание английского языка на уровне чтения технической литературы и ведения деловой переписки с иностранными партнерами.
Будет плюсом:
- опыт разработки RTL под ASIC;
- владение языком описания ограничений (SDC);
- опыт синтеза схем СФ-блоков;
- опыт работы с системой контроля версий GIT;
- опыт работы с системой контроля ошибок Jira;
- опыт написания bare-metal тестов;
- опыт функциональной верификации СФ-блоков;
- опыт работы с ПЛИС (желательно фирмы Xilinx);
- владение языком описания аппаратуры VHDL.
Условия:
- Оформление в соответствии с ТК РФ, белая з/п, по результату собеседования
- Возможен гибридный режим работы.
- ДМС со стоматологией, кафе на территории, собственный бизнес-центр и производство.
- Созданы условия для профилактики коронавируса и защиты работников.
- М. Аэропорт и платф. Гражданская (МЦД) – шаговая доступность.
